6 月 11 日消息 PCI-SIG 日前發(fā)布了有關(guān)于即將推出的 PCIe 6.0 接口標(biāo)準(zhǔn)的最新公告，發(fā)布了 PCIe 6.0 標(biāo)準(zhǔn) 0.5 版本草稿，預(yù)計(jì)今年晚些時(shí)候?qū)l(fā)布 0.7 版本，2021 年完成 PCIe 6.0 標(biāo)準(zhǔn)的 1.0 規(guī)范。

了解到，PCI-SIG 于每年 6 月舉辦開發(fā)大會(huì)，但今年受疫情影響，被迫于 6 月 3 日以在線會(huì)議的方式進(jìn)行開發(fā)者會(huì)議。

截至目前，AMD 已經(jīng)推出了與 PCIe 4.0 兼容的 CPU 和 GPU。英特爾方面，其 Z490 主板已經(jīng)具有兼容 PCIe 4.0 的基礎(chǔ)器件，預(yù)計(jì)明年初推出首款基于 PCIe 4.0 兼容的 Rocket Lake-S 架構(gòu)的處理器。英偉達(dá)方面曾在五月推出了支持 PCIe 4.0 的 NVIDIA A100 Tensor Core GPU，而即將推出的安培核心 GPU 同樣有望兼容 PCIe4.0。

而關(guān)于去年 5 月完成的 PCIe 5.0，雖然 AMD 和英偉達(dá)方面尚未確認(rèn)其 PCIe 5.0 兼容設(shè)備的發(fā)布信息和時(shí)間，但根據(jù)英特爾此前路線圖中的信息，英特爾將于 2021 年在服務(wù)器和數(shù)據(jù)中心領(lǐng)域推出支持 PCIe 5.0 和 8 通道 DDR5 內(nèi)存的代號(hào)為 Sapphire Rapids 的 Xeon 處理器。

與 PCIe 5.0 類似，PCIe 6.0 標(biāo)準(zhǔn)帶寬（64 GT/s）較上一代提高一倍，且保持 1.0 標(biāo)準(zhǔn)的向后兼容性，采用 PAM-4 調(diào)制，帶寬加倍，傳輸速度加倍，本身延遲保證不變，同時(shí)使用 FEC 和 CRC 來糾錯(cuò)，支持 FLIT技術(shù)。但目前的問題是如何以較低的成本做到這一點(diǎn)。

PCIe 6.0 標(biāo)準(zhǔn)專為高帶寬應(yīng)用場(chǎng)景設(shè)計(jì)，例如連接人工智能和機(jī)器學(xué)習(xí)硬件的大型計(jì)算。演示文檔還列出了 PCIe 標(biāo)準(zhǔn)的 800GbE 以太網(wǎng)。