自從英特爾2020年Q2財報中證實，7nm發(fā)布日期延期半年，量產(chǎn)推遲近一年后，業(yè)界對于英特爾的討論的聲音越來越大，一方面，交火目標集中在14nm和10nm的制程更替不符合 “Tick-Tock”的規(guī)律；另一方面，競爭對手不斷壓縮制程精度的數(shù)字大小，從數(shù)字上來看Intel的比競爭對手大。

 

作為稱霸半導體各大榜單的“老大”，其實這半年過的很辛苦，從股價被反超再到有人質(zhì)疑IDM模式，許多應當憑心對比整財年營收、凈利或從整體分析的點，都被無限放大，并被人稱“英特爾輸了”。

 

事實上，延期背后其實還潛藏著更令人期待的革新。就在昨夜，英特爾放出大招，在2020年架構日上公布下一代“Tiger Lake”將用到升級版的10nm SuperFin技術，并順勢發(fā)布了1個全新封裝技術和5個全新架構和配套軟件革新！

 

英特爾真的如大家分析的一樣遠遠甩到后排去了嗎？21ic家今天來詳細剖析一下業(yè)界較為集中交火的幾個點。

 

01

英特爾到底發(fā)布了哪些重磅產(chǎn)品？

 

作為IDM廠商，最大的優(yōu)勢便是能夠一條線生產(chǎn)“產(chǎn)業(yè)鏈”的所有器件，而扎根于英特爾的“六大技術支柱”：制程和封裝、架構、內(nèi)存和存儲、互連、安全、軟件。

 

也就是說，與數(shù)據(jù)處理相關的所有器件都被英特爾承包了，越來越講求整體協(xié)同的半導體行業(yè)，整套的方案必然能發(fā)揮出更加出色的性能，畢竟“沒有人比我更懂我自己”。

 

“六大技術支柱”也是本次發(fā)布會圍繞的重點，具體發(fā)布的技術為：

 

1、制程：10nm SuperFin技術

 

這是一項可以完美媲美制程節(jié)點轉(zhuǎn)換的技術，是一項從通道到互連的整個過程堆棧的創(chuàng)新，是英特爾增強型FinFET晶體管與Super MIM（Metal-Insulator-Metal）電容器的結合，將用于“Tiger Lake”的英特爾下一代移動處理器中。

 

值得一提的是，Tiger Lake正在生產(chǎn)中，OEM的產(chǎn)品將在假日季上市。

 

圖1：SuperFin和Tiger Lake相輔相成

 

2、封裝：“混合模式”測試芯片

 

當今大多數(shù)封裝技術中使用的是傳統(tǒng)的“熱壓結合（thermocompressionbonding）”技術，混合結合是這一技術的替代品。

 

之前21ic家也曾經(jīng)介紹過英特爾封裝的兩“巨星”：其一是，EMIB、Foveros和兩個技術相結合的Co-EMIB技術，主要是將超過兩個不同的裸片進行水平或垂直方向的疊加；另一個便是 全方位互連技術（ODI），該技術可以為上下兩片裸片協(xié)調(diào)做到面積統(tǒng)一。

 

如今英特爾最新發(fā)布的“混合模式”這項新技術，能夠加速實現(xiàn)10微米及以下的凸點間距，提供更高的互連密度、帶寬和更低的功率。

 

使用“混合結合（Hybridbonding）”技術的測試芯片已在2020年第二季度流片。

 

圖2：英特爾封裝技術路線圖

 

3、架構：CPU+獨立GPU+FPGA+AI加速器

 

①   Willow Cove架構：

 

這項架構主要針對的是最新處理器技術和10nm SuperFin技術，是英特爾的下一代CPU微架構，在Sunny Cove架構的基礎上，提供超越代間CPU性能的提高，極大地提升了頻率以及功率效率。

 

值得注意的是，這一架構重新設計了緩存體系結構，引入到了更大的非相容1.25MB MLC中，并通過英特爾控制流強制技術（Control Flow Enforcement Technology）增強了安全性。

 

從結構上看，通過保持低延遲的雙環(huán)微架構、50%的LLC增加到非Cache，光纖的相干帶寬增加了2倍以上；從內(nèi)存上看，雙存儲子系統(tǒng)和高達86GB/s的內(nèi)存帶寬增加了整個內(nèi)存子系統(tǒng)的可用帶寬，支持LP4x-4267、DDR4-3200，最高支持LP5-5400體系結構，另外英特爾?總內(nèi)存加密技術可抵御硬件攻擊。

圖3：Willow Cove架構

 

圖4：Willow Cove架構的結構和內(nèi)存

 

②   Tiger Lake CPU架構：

 

最新架構Tiger Lake最大的亮點就是，它是第一個SoC架構中采用全新 Xe-LP圖形微架構。得益于此，可以對CPU、AI加速器進行優(yōu)化，將使CPU性能得到超越一代的提升，并實現(xiàn)大規(guī)模的AI性能提升、圖形性能巨大飛躍，以及整個SoC 中一整套頂級 IP，如全新集成的Thunderbolt 4。

 

圖5：Tiger Lake的結構和內(nèi)存

 

③   混合架構：

 

Alder Lake是英特爾的下一代采用混合架構的客戶端產(chǎn)品。Alder Lake將結合英特爾即將推出的兩種架構——Golden Cove和Gracemont，并將進行優(yōu)化，以提供出色的效能功耗比。

 

④   Xe 圖形架構

 

Xe圖形架構系列產(chǎn)品便是英特爾最新推出的獨立顯卡所使用的架構，目前首款基于Xe架構的獨立圖形顯卡DG1已投產(chǎn)，并有望按計劃于2020年開始交付；而首款針對數(shù)據(jù)中心的顯卡SG1（Server GPU）很快將會投產(chǎn)，并在今年晚些時候發(fā)貨，是4個DG1的聚合。

 

獨立顯卡Xe架構一共有三種定位：

 

● Xe-LP（低功耗）：定位為PC和移動平臺最高效架構，DG1便是基于此種架構。最高配置EU單元多達96組，新架構設計上包括異步計算、視圖實例化、采樣器反饋、帶有AV1的更新版媒體引擎以及更新版顯示引擎等；在軟件優(yōu)化方面，將通過新的DX11路徑和優(yōu)化的編譯器對驅(qū)動進行改進。

 

● Xe-HP：定位為數(shù)據(jù)中心級、機架級媒體性能架構，能夠提供GPU可擴展性和AI優(yōu)化，Xe HP將于明年推出。涵蓋了從一個區(qū)塊（tile）到兩個和四個區(qū)塊的動態(tài)范圍的計算，其功能類似于多核GPU。

 

● Xe-HPG：定位為專用于游戲優(yōu)化的微架構，Xe-HPG預計將于2021年開始發(fā)貨。技術參數(shù)上，添加了GDDR6的新內(nèi)存子系統(tǒng)提高性價比，支持光線追蹤。是利用Xe-HP的擴展性，結合了Xe-LP的微架構變體。

圖6：Xe架構中三種微架構

 

⑤   數(shù)據(jù)中心架構

 

包括Ice Lake、SapphireRapids、224G-PAM4 TX收發(fā)器。

 

● Ice Lake是首款基于10nm的英特爾至強可擴展處理器，預期將于2020年底推出。

 

● Sapphire Rapids是英特爾基于增強型SuperFin技術的下一代至強可擴展處理器，將提供領先的行業(yè)標準技術，包括DDR5、PCIe Gen 5、Compute Express Link 1.1等，預計將于2021年下半年開始首批生產(chǎn)發(fā)貨。

 

● 英特爾現(xiàn)在擁有世界上第一臺下一代224G-PAM4 TX收發(fā)器，展現(xiàn)了其在先進FPGA技術上的不斷創(chuàng)新和連續(xù)三代收發(fā)器領域的領先地位。

 

4、軟件：oneAPI Gold版本

 

oneAPI Gold版本將于今年晚些時候推出，為開發(fā)人員提供在標量、矢量、距陣和空間體系結構上保證產(chǎn)品級別的質(zhì)量和性能的解決方案。英特爾于7月發(fā)布了其第八版的oneAPI Beta，為分布式數(shù)據(jù)分析帶來了新的功能和提升，包括渲染性能、性能分析以及視頻和線程文庫。DG1獨立GPU當前在英特爾?DevCloud上可供部分開發(fā)人員使用，其中包含DG1文庫和工具包，來使他們能夠在擁有硬件之前就開始使用oneAPI編寫DG1相關的軟件。

 

圖7：oneAPI 整體框架

 

02

仍然是圍繞數(shù)據(jù)進行創(chuàng)新

 

上文也有提及在先進制程上的兩大交火點，誠然，先進制程數(shù)字做的越來越好看，也是先進的一種表現(xiàn)，但英特爾所考慮的方向并非如此。

 

為何自從14nm后，便沒有遵循“Tick-Tock”規(guī)律？根據(jù)英特爾的解釋，在技術升級上，英特爾考慮的是市場的用量和數(shù)據(jù)的需求量。現(xiàn)如今，在5G、AIoT以及數(shù)據(jù)中心的高速發(fā)展下，數(shù)據(jù)量到2025年會暴增到175ZB，市場需求的并不是單一節(jié)點的制程升級，而是XPU+存儲+先進封裝+的一整套數(shù)據(jù)解決方案。

 

這種數(shù)據(jù)解決方案也就照應了英特爾之前反復強調(diào)的：“英特爾早已不再只是一家以PC為中心的公司，而是轉(zhuǎn)變?yōu)橐詳?shù)據(jù)為中心的公司?！?/span>

 

21ic家認為，一味較真制程精度數(shù)字大小并不是評判性能的唯一標準，英特爾的IDM模式的優(yōu)勢在于整套系統(tǒng)發(fā)揮的性能。

 

單拿最新的Tiger Lake這一SoC架構來說，高達112Gbps的先進封裝技術、媲美節(jié)點轉(zhuǎn)換的10nm SuperFin技術、高達96個執(zhí)行單元的Xe圖形架構、約86GB/s內(nèi)存帶寬、高斯網(wǎng)絡加速器GNA 2.0專用IP、CPU上集成PCIe Gen 4……這些統(tǒng)統(tǒng)都放在一個SoC架構中，單做加法就早已遠超同級產(chǎn)品水平，何況這種架構還進一步突破了性能。

 

除此之外，無論是性能上來講，還是從穩(wěn)定性、適配性、更替性上來說，一整套方案都具有天生的優(yōu)勢。另外，整套系統(tǒng)的協(xié)同作戰(zhàn)還有一個好處，即開發(fā)者可用一套軟件一站開發(fā)，這便是oneAPI，隨著版本更迭至Gold，全新架構也都被囊括其中。

 

當然，這也不是說制程節(jié)點就沒有必要發(fā)展了，接下來就剖析一下英特爾最新發(fā)布的SuperFin技術。

 

03

反復打磨的精品10nm制程

 

時下先進制程技術方面，使用的均為FinFET（Field-effect transistor）技術，7nm是FinFET的物理極限，但得益于深紫外（DUV）和極紫外（EUV），制程得以突破7nm、5nm，另外臺積電還表示，決定仍讓3nm制程維持FinFET架構。

 

而從3nm切換2nm這個階段，由于晶體管溝道進一步縮短，F(xiàn)inFET結構將會遭遇量子隧穿效應的限制。業(yè)界普遍認為GAA-FET（gate-all-around Field-Effect Transistor）將會是3nmFinFET之后的路。

 

不過在這一過程中，F(xiàn)inFET其實在技術上仍然有完善的空間，且不說要到2nm階段才要轉(zhuǎn)向新的設計，何況早有證實，英特爾10nm性能與臺積電7nm性能相當。在技術加持下，英特爾的10nm SuperFin性能或許比想象中還要更強大。

 

SuperFin其實是兩種技術的疊加，即Super MIM（Metal-Insulator-Metal）電容器+增強型FinFET晶體。

 

從參數(shù)上來看，增強型FinFET擁有M0和M1處關鍵層0.51倍的密度縮放、單元更小晶體密度更高、通孔電阻降低2倍、最低的兩個金屬層提高5-10倍性能。

圖8：FinFET的革新

 

而在Super MIM方面，使用新型薄壁阻隔將過孔電阻降低了30％，從而提升了互連性能表現(xiàn)；與行業(yè)標準相比，在同等的占位面積內(nèi)電容增加了5倍，從而減少了電壓下降，顯著提高了產(chǎn)品性能。該技術由一類新型的“高K”（Hi-K）電介質(zhì)材料實現(xiàn)，該材料可以堆疊在厚度僅為幾埃厚的超薄層中，從而形成重復的“超晶格”結構。這是一項行業(yè)內(nèi)領先的技術，領先于其他芯片制造商的現(xiàn)有能力。

 

圖9：SuperMIM技術被應用

 

事實上，2011年起Intel便率先在第三代酷睿處理器上使用22nm FinFET，引導FinFET成為主流。不難發(fā)現(xiàn)，英特爾繼續(xù)推進FinFET技術改良，反復打磨10nm制程，保證在這一制程節(jié)點取勝后再穩(wěn)步進入下一制程節(jié)點。

 

但仍需注意的是，制程在命名之中也存在一些“貓膩”，這被行業(yè)人士稱之為“納米游戲”。2017年，Intel時任工藝架構和集成總監(jiān)Mark Bohr便發(fā)文呼吁晶圓廠商們要建立一套統(tǒng)一的規(guī)則來給先進的制程命名，需要注意的是Mark Bohr還是電氣與電子工程師協(xié)會（IEEE）的院士，并榮獲2012年IEEE的西澤潤一獎和2003年IEEE的安迪·格魯夫獎。

 

簡單來說，代工廠的納米節(jié)點命名和英特爾所命名的并不能直接進行比較。20世紀60年代到90年代末，制程節(jié)點指的還是柵極長度，但其實從1997年開始，柵極長度和半節(jié)距就不再與過程節(jié)點名稱匹配，之后的制程節(jié)點只是代表著摩爾定律所指的晶體管密度翻倍。

 

很多情況下，即使晶體管密度增加很少，仍然會為自己制程工藝命名新名，但實際上并沒有位于摩爾定律曲線的正確位置。

 

實際上，英特爾確實在2017年引入了晶體管每平方毫米以及SRAM單元尺寸作為客觀的對比指標，臺積電7nm為90 MTr/mm2，而英特爾的10nm為100 MTr/mm2，這也就能解釋為什么英特爾的10nm和7nm性能相當。

 

臺積電營銷負責人Godfrey Cheng其實曾經(jīng)也親口承認，從0.35微米開始，工藝數(shù)字代表的就不再是物理尺度，而7nm/N7只是一種行業(yè)標準化的術語而已，此后還會有N5等說法。同時，他表示也確實需要尋找一種新的語言來對工藝節(jié)點進行描述。

 

但從另一個角度來說，在引入SuperFin技術之前，英特爾10nm技術便與臺積電7nm性能相當，所以大膽猜測在引用這項技術之后，或許能夠媲美6nm也不是不可能。而這項搭載這項技術的Tiger Lake正在生產(chǎn)中，OEM的產(chǎn)品將在假日季上市，所以說英特爾其實在制程上并沒有落后。

 

04

從整個生態(tài)上來講

 

摩爾定律是英特爾的創(chuàng)始人之一戈登·摩爾提出的，當時的理論是每隔18-24個月晶體管數(shù)量將增加一倍，而隨著技術發(fā)展這一發(fā)展似乎逐漸放緩；而時至2000年，登納德縮放比例定律（Dennard scaling）逐漸進入瓶頸，頻率很難再進一步改善，此時所有CPU和計算機最多只能到達2~4Ghz的速度，并且維持了10年之久仍未有提升；為提升應用性能，后使用多核CPU，使得問題從硬件轉(zhuǎn)向軟件，但由于阿達姆爾定律，效能功率沒有辦法進一步提升。

 

到這種境地之下，到底有什么方法“渡劫”？事實上摩爾在提出摩爾定律之時，也提出了在摩爾定律接近物理極限時要轉(zhuǎn)向異構計算。

 

這也便引申了上文的話題，英特爾面向的一直是數(shù)據(jù)，實際上單單通過制程精度已然不是增加計算速度最快的方法。

 

通過英特爾近幾年集中發(fā)布的新品也不難發(fā)現(xiàn)，這幾年英特爾反而更貼近FPGA、eASIC、ASIC、AI加速器、獨立GPU，而這些恰恰是異構計算中不可或缺的一部分。聯(lián)結這一切的軟件生態(tài)，便是oneAPI。

 

最簡單的證明方法就是用一張圖來概括如今的英特爾，無論是從營收上逐步靠攏數(shù)據(jù)業(yè)務，還是從整個生態(tài)上來講，英特爾對于數(shù)據(jù)的整體方案上重視程度越來越高了：

圖10：英特爾的六大支柱和各項技術

 

從英特爾角度來看客戶，客戶自80年代開始，逐步追求數(shù)字化、聯(lián)網(wǎng)化、移動化、云端化，而未來客戶2.0追求的則是沉浸式體驗的智能化，這催生了IP/SoC方法論的變更。

 

過去，單片的SoC開發(fā)3-4年，硅片中可以發(fā)現(xiàn)數(shù)百個錯誤并且不可重復使用，而通過轉(zhuǎn)變?yōu)槎鄠€裸片的互連和IP相結合的方式，不僅縮短了研發(fā)時間、減少錯誤率，可復用性也逐漸成為現(xiàn)今最佳的方式。

 

而這也正是英特爾目前強調(diào)的方向，種種優(yōu)勢這也足以說明建立強大生態(tài)才是時下最應做好的事情。

圖11：IP/SoC方法論正在改變

 

文行至此，仍需強調(diào)，英特爾在制程方面的演進還是跟隨市場的需求，其著眼的關鍵點仍然是整體的生態(tài)和良好整體數(shù)據(jù)處理能力。繞回制程來說，在架構和技術的支持下，英特爾的10nm也遠比想象中強大的多，最終的評判標準仍然需要從整套發(fā)揮的性能上來講。

-END-

 

華為要造屏幕芯片！

 

重磅！華為有10000人在研發(fā)激光雷達

 

高通芯片驚爆400+漏洞，近半數(shù)安卓手機或成完美的間諜工具