引 言

　　為了實現(xiàn)網絡信息處理，嵌入式系統(tǒng)中必須具有強大的網絡連接功能。嵌入式系統(tǒng)的網絡連接功能不僅需要傳輸信息，同時還必須具有相應的信息識別能力，以提高系統(tǒng)的網絡安全性。

　　近年來在嵌入式系統(tǒng)和SOC（片上系統(tǒng)）技術發(fā)展的推動下，嵌入IP協(xié)議的微處理器或單片機系統(tǒng)已經出現(xiàn)［3］，為嵌入式網絡技術的應用奠定了基礎。但對于工業(yè)設備來說，特別是對于工業(yè)生產中使用的儀器儀表，采用軟件嵌入IP協(xié)議存在無法并行處理和成本過高的缺點。因此，采用硬件實現(xiàn)IP協(xié)議具有重要的意義。

　　IP硬件電路設計有嵌入處理器和ASIC兩種方法。使用嵌入處理器的方法設計IP協(xié)議時，需要選擇相應的處理器和附加電路，并根據所嵌入的處理器編制相應軟件實現(xiàn)IP協(xié)議。這種方法可以采用已有的IP協(xié)議軟件，軟件實現(xiàn)比較方便。使用ASIC技術設計IP協(xié)議屬于硬件實現(xiàn)IP方法，IP協(xié)議的執(zhí)行全部為硬件執(zhí)行。這種實現(xiàn)方法具有的優(yōu)點就是IP協(xié)議的執(zhí)行不受軟件干擾，具有一定的IP協(xié)議層抗干擾能力。ASIC實現(xiàn)IP協(xié)議實現(xiàn)的是一個專用數字硬件電路，只需要通過相應的控制信號就可以實現(xiàn)IP協(xié)議的功能，具有比較高的性能價格比。

　　針對工業(yè)設備對IP協(xié)議的需要，本文設計并實現(xiàn)了一個能完成IP協(xié)議功能的ASIC器件。對于工業(yè)控制設備來說，這種器件就是一個實現(xiàn)IP功能的專用器件，只要把要發(fā)送的數據傳送給該器件，就可以實現(xiàn)通信過程與控制系統(tǒng)并行操作。任何數字化的工業(yè)設備，都可以使用這個IP協(xié)議器件直接連接到基于IP的網絡。

　　一、 協(xié)議分析與IP電路結構設計

　　IP協(xié)議的功能，是對來自上層協(xié)議的數據進行打包和解包處理，通過數據報在一個個IP協(xié)議模塊間傳送，直到數據報到達目的模塊［2］。互聯(lián)網網絡中每個主機和網關設備上都有IP模塊，數據報在一個個模塊間通過路由處理網絡地址傳送到目的地址。IPv4的數據報報頭格式如圖1所示。IP在提供網絡層服務時，采用了統(tǒng)一的報頭，以使處于各子網中的IP都能根據報頭對數據作出相應的處理。

　　版本號報頭長度服務類型總長

　　標識 DFMF

　　生命權協(xié)議報頭校驗和

　　源地址

　　目的地址

　　選項（不定）

　　圖 1 IP協(xié)議報頭格式

　　IP中使用以下4個關鍵技術實現(xiàn)數據報傳輸：

　?。?）服務類型（ToS）。ToS是一個參數集，代表Internet能夠提供的服務，用于指定用戶所希望得到的服務質量。服務類型由網關使用，可用于特定的網絡或是用于下一個要經過的網絡，也可用于下一個要對數據報進行路由選擇的網關上選擇實際傳送的參數。

　　（2）生存時間（TTL）。生存時間是用戶設置的數據報在網絡傳輸過程中的保存時間。生存時間由發(fā)送者設置，由所經過的路由處理。如果在到達目的節(jié)點之前生存時間已經為零，則IP就會自動拋棄此數據報。

　?。?）選項（opTIONs）。選項包括時間戳、安全和特殊路由要求等。對于控制函數來說選項是重要的，但對于通常的通信來說一般沒有必要。

　?。?）報頭校驗碼（checksum）。設置報頭校驗碼的目的，是保證數據的正確傳輸。如果校驗出錯，IP將拋棄整個數據報。必須注意，與一般工業(yè)控制系統(tǒng)使用的簡單通信協(xié)議不同，IP協(xié)議發(fā)現(xiàn)校驗碼出錯后，并不立即通知發(fā)送端，而是放棄剛剛接收到的一段報文，把糾正報文出錯的任務留給TCP協(xié)議完成。這種方式不僅提高了通信效率，還可以簡化傳輸質量，保證程序。

　　在設計IP協(xié)議ASIC硬件電路中，有幾個問題需要考慮：

　　（1）應用系統(tǒng)的核心處理器，通過控制信號實現(xiàn)對IP協(xié)議器件的使用操作，因此，必須考慮如何通過硬件電路實現(xiàn)核心處理器與IP硬件電路之間的數據交換。

　?。?）如果IP硬件應用于終端設備（例如工業(yè)控制系統(tǒng)的控制設備）而不是作為交換節(jié)點，IP協(xié)議中有關路由選擇處理的部分可以省略。

　　（3）為保證IP協(xié)議的健壯性，電路設計中必須十分注意電路并行協(xié)議操作中不同電路部分的延時不均勻問題。所有功能電路的延時不超過允許范圍，必要時要犧牲速度，保證協(xié)議操作的正確性。

　?。?）如果每次傳輸的數據量不大（例如作為工業(yè)設備組成的工業(yè)網絡控制系統(tǒng)），可以不考慮IP協(xié)議中的報文分片處理。應用系統(tǒng)只要使每次發(fā)送的數據長度符合一個IP數據報的長度要求，就能正確無誤地利用IP網絡傳輸數據。這樣不僅可以簡化硬件電路，還能節(jié)省緩沖存儲器的容量。

　　根據以上討論，IP專用電路的設計，實際上就是通過計數器、寄存器、RAM來實現(xiàn)外部握手和內部流水線處理電路。由于接收與發(fā)送互相獨立，電路設計中可以把接收和發(fā)送分為兩個各自獨立的部分。由此，IP協(xié)議ASIC專用電路結構框圖如圖2所示。

　　二、 IP協(xié)議ASIC電路握手操作

　　IP協(xié)議器件中，發(fā)送電路的任務是對要發(fā)送的數據進行加IP報頭的處理，再把打好包的IP數據報發(fā)送給MAC層。接收電路的任務是對接收到的IP報進行報頭校驗和拆報處理，最后把數據傳輸給微處理器系統(tǒng)。

　　設計IP協(xié)議硬件電路，一個重要的問題就是數據報的接收和發(fā)送機制。使用硬件實現(xiàn)IP協(xié)議的關鍵有兩個：一個是流水線操作，另一個是數據存儲方式。

　　流水線操作是指IP協(xié)議的實現(xiàn)操作采用流水線方式，各操作步驟實行并行處理。作為網絡層協(xié)議，IP協(xié)議操作的速度取決于兩個因素：一個因素是數據報存儲方式，另一個因素是MAC層的收發(fā)速度。從IP層所處的位置看，由于IP網絡的接入網以全雙工方式工作，作為硬件器件的工作時鐘必須以發(fā)送和接收時鐘為準。本設計中，以應用系統(tǒng)調用IP協(xié)議信號作為發(fā)送電路操作允許信號，MAC層調用IP協(xié)議信號作為發(fā)送和接收觸發(fā)同步信號，采用同步觸發(fā)時鐘并行控制的技術，實現(xiàn)了IP協(xié)議操作步驟的流水線并行處理。