對任何一個選定的運放，在它能夠?qū)崿F(xiàn)的最小增益的基礎上，適當提高閉環(huán)增益，可以有效提高系統(tǒng)穩(wěn)定性。增益電阻盡量選擇小的，以降低CIN-的作用。
2、設計PCB圖時，盡量減小雜散電容，特別是C
IN-
電路板設計時一般都會需要進行覆銅操作，覆銅操作的本質(zhì)目的是增大地線面積，進而減小地線電阻和電感。但是覆銅操作也會帶來兩個問題：第一，它與同層信號線之間就形成了很長很長很長的近距離間隙，也就是很大的電容，如下圖 1 中的 C
1
。第二，它與其他層的信號線形成了層間電容，如圖 1 的C
2
，這些雜散電容，都會引起系統(tǒng)不穩(wěn)定。
-
運放負輸入端及其連接線的下方，絕對不要覆銅，或者覆銅后實施挖空操作。圖 2 給出了一個PCB布線挖空覆銅的實例；
-
運放負輸入端、輸出端及其連接線的同層周邊，一定要與覆銅保持足夠大的間距。間距大了，覆銅就會減?。?/span>
-
3、盡量不要驅(qū)動大電容負載，必須驅(qū)動大電容負載的，使用裕度大的運放。或者串聯(lián)隔直電阻。
有些電路并沒有使用大電容負載，PCB 布線也符合規(guī)則。但在使用示波器觀察輸出波形的時候卻發(fā)生了振蕩。此時需要注意的是，示波器使用的電纜線，是存在輸入電容的，這些輸入電容可能導致運放振蕩。解決的方法也很簡單，將輸出點串聯(lián)一個隔直電阻R
ISO，比如50Ω，再連到示波器的電纜線上即可。這樣間接說明第 3 點的解決思路，當運放輸出接大電容負載時，可以在運放輸出端和大電容之間串一個隔直電阻。如圖 3 所示。
部分內(nèi)容參考：Analog Circuit III,
作者
：
Professor Yang
免責聲明：本文內(nèi)容由21ic獲得授權(quán)后發(fā)布，版權(quán)歸原作者所有，本平臺僅提供信息存儲服務。文章僅代表作者個人觀點，不代表本平臺立場，如有問題，請聯(lián)系我們，謝謝！
下載文檔
