CMOS在生活中具備眾多應用，諸多電子設備中都具有CMOS的身影。在上篇文章中，小編對CMOS和BIOS的區(qū)別、CMOS電平轉換方案有所介紹。為增進大家對CMOS的了解程度，本文將對CMOS邏輯門電路予以詳細介紹。如果你對CMOS相關內容具有興趣，不妨繼續(xù)往下閱讀哦。

一、CMOS邏輯門電路

CMOS邏輯門電路是在TTL電路問世之后 ，所開發(fā)出的第二種廣泛應用的數字集成器件，從發(fā)展趨勢來看，由于制造工藝的改進，CMOS電路的性能有可能超越TTL而成為占主導地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優(yōu)于TTL。此外，幾乎所有的超大規(guī)模存儲器件 ，以及PLD器件都采用CMOS藝制造，且費用較低。

早期生產的CMOS門電路為4000系列 ，隨后發(fā)展為4000B系列。當前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然后介紹其他CMO邏輯門電路。

MOS管結構圖

MOS管主要參數：

1.開啟電壓VT

·開啟電壓(又稱閾值電壓)：使得源極S和漏極D之間開始形成導電溝道所需的柵極電壓;

·標準的N溝道MOS管，VT約為3～6V;

·通過工藝上的改進，可以使MOS管的VT值降到2～3V。

2. 直流輸入電阻RGS

·即在柵源極之間加的電壓與柵極電流之比

·這一特性有時以流過柵極的柵流表示

·MOS管的RGS可以很容易地超過1010Ω。

3. 漏源擊穿電壓BVDS

·在VGS=0(增強型)的條件下 ，在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDS

·ID劇增的原因有下列兩個方面：

(1)漏極附近耗盡層的雪崩擊穿

(2)漏源極間的穿通擊穿

·有些MOS管中，其溝道長度較短，不斷增加VDS會使漏區(qū)的耗盡層一直擴展到源區(qū)，使溝道長度為零，即產生漏源間的穿通，穿通后

，源區(qū)中的多數載流子，將直接受耗盡層電場的吸引，到達漏區(qū)，產生大的ID

4. 柵源擊穿電壓BVGS

·在增加柵源電壓過程中，使柵極電流IG由零開始劇增時的VGS，稱為柵源擊穿電壓BVGS。

5. 低頻跨導gm

·在VDS為某一固定數值的條件下 ，漏極電流的微變量和引起這個變化的柵源電壓微變量之比稱為跨導

·gm反映了柵源電壓對漏極電流的控制能力

·是表征MOS管放大能力的一個重要參數

·一般在十分之幾至幾mA/V的范圍內

6. 導通電阻RON

·導通電阻RON說明了VDS對ID的影響 ，是漏極特性某一點切線的斜率的倒數

·在飽和區(qū)，ID幾乎不隨VDS改變，RON的數值很大 ，一般在幾十千歐到幾百千歐之間。

·由于在數字電路中 ，MOS管導通時經常工作在VDS=0的狀態(tài)下，所以這時的導通電阻RON可用原點的RON來近似

·對一般的MOS管而言，RON的數值在幾百歐以內

7. 極間電容

·三個電極之間都存在著極間電容：柵源電容CGS 、柵漏電容CGD和漏源電容CDS

·CGS和CGD約為1～3pF

·CDS約在0.1～1pF之間

8. 低頻噪聲系數NF

·噪聲是由管子內部載流子運動的不規(guī)則性所引起的

·由于它的存在，就使一個放大器即便在沒有信號輸人時，在輸　　　出端也出現不規(guī)則的電壓或電流變化

·噪聲性能的大小通常用噪聲系數NF來表示，它的單位為分貝(dB)

·這個數值越小，代表管子所產生的噪聲越小

·低頻噪聲系數是在低頻范圍內測出的噪聲系數

·場效應管的噪聲系數約為幾個分貝，它比雙極性三極管的要小

二、CMOS反相器

由本書模擬部分已知，MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路。

下圖表示CMOS反相器電路，由兩只增強型MOSFET組成，其中一個為N溝道結構，另一個為P溝道結構。為了電路能正常工作，要求電源電壓VDD大于兩個管子的開啟電壓的絕對值之和，即VDD>(VTN+|VTP|) 。

1.工作原理

首先考慮兩種極限情況：當vI處于邏輯0時 ，相應的電壓近似為0V;而當vI處于邏輯1時，相應的電壓近似為VDD。假設在兩種情況下N溝道管 TN為工作管P溝道管TP為負載管。但是，由于電路是互補對稱的，這種假設可以是任意的，相反的情況亦將導致相同的結果。

下圖分析了當vI=VDD時的工作情況。在TN的輸出特性iD—vDS(vGSN=VDD)(注意vDSN=vO)上，疊加一條負載線，它是負載管TP在 vSGP=0V時的輸出特性iD-vSD。

下圖分析了另一種極限情況，此時對應于vI=0V。此時工作管TN在vGSN=0的情況下運用，其輸出特性iD-vDS幾乎與橫軸重合 ，負載曲線是負載管TP在vsGP=VDD時的輸出特性iD-vDS。由圖可知，工作點決定了VO=VOH≈VDD;通過兩器件的電流接近零值 ?？梢娚鲜鰞煞N極限情況下的功耗都很低。

由此可知，基本CMOS反相器近似于一理想的邏輯單元，其輸出電壓接近于零或+VDD，而功耗幾乎為零。

2.傳輸特性

下圖為CMOS反相器的傳輸特性圖。圖中VDD=10V，VTN=|VTP|=VT=2V。由于 VDD>(VTN+|VTP|)，因此，當VDD-|VTP|>vI>VTN 時,TN和TP兩管同時導通?？紤]到電路是互補對稱的，一器件可將另一器件視為它的漏極負載。還應注意到，器件在放大區(qū)(飽和區(qū))呈現恒流特性，兩器件之一可當作高阻值的負載。因此，在過渡區(qū)域，傳輸特性變化比較急劇。兩管在VI=VDD/2處轉換狀態(tài)。

3.工作速度

CMOS反相器在電容負載情況下，它的開通時間與關閉時間是相等的，這是因為電路具有互補對稱的性質。下圖表示當vI=0V時 ，TN截止，TP導通，由VDD通過TP向負載電容CL充電的情況。由于CMOS反相器中，兩管的gm值均設計得較大，其導通電阻較小，充電回路的時間常數較小。類似地，亦可分析電容CL的放電過程。CMOS反相器的平均傳輸延遲時間約為10ns。

三、CMOS門電路

1.與非門電路

下圖是2輸入端CMOS與非門電路，其中包括兩個串聯的N溝道增強型MOS管和兩個并聯的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。當輸入端A、B中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平;僅當A、B全為高電平時，才會使兩個串聯的NMOS管都導通，使兩個并聯的PMOS管都截止，輸出為低電平。

因此，這種電路具有與非的邏輯功能，n個輸入端的與非門必須有n個NMOS管串聯和n個PMOS管并聯。

2.或非門電路

下圖是2輸入端CMOS或非門電路。其中包括兩個并聯的N溝道增強型MOS管和兩個串聯的P溝道增強型MOS管。

當輸入端A、B中只要有一個為高電平時，就會使與它相連的NMOS管導通，與它相連的PMOS管截止，輸出為低電平;僅當A、B全為低電平時，兩個并聯NMOS管都截止，兩個串聯的PMOS管都導通，輸出為高電平。

顯然，n個輸入端的或非門必須有n個NMOS管并聯和n個PMOS管并聯。

比較CMOS與非門和或非門可知，與非門的工作管是彼此串聯的，其輸出電壓隨管子個數的增加而增加;或非門則相反，工作管彼此并聯，對輸出電壓不致有明顯的影響。因而或非門用得較多。

3.異或門電路

上圖為CMOS異或門電路。它由一級或非門和一級與或非門組成。

異成門和同或門的邏輯符號如下圖所示。

四、BiCMOS門電路

雙極型CMOS或BiCMOS的特點在于，利用了雙極型器件的速度快和MOSFET的功耗低兩方面的優(yōu)勢，因而這種邏輯門電路受到用戶的重視。

1.BiCMOS反相器

上圖表示基本的BiCMOS反相器電路，為了清楚起見，MOSFET用符號M表示BJT用T表示。T1和T2構成推拉式輸出級。而Mp、MN、M1、M2所組成的輸入級與基本的CMOS反相器很相似。輸入信號vI同時作用于MP和MN的柵極。當vI為高電壓時MN導通而MP截止;而當vI為低電壓時,情況則相反，Mp導通，MN截止。當輸出端接有同類BiCMOS門電路時，輸出級能提供足夠大的電流為電容性負載充電。同理，已充電的電容負載也能迅速地通過T2放電。

上述電路中T1和T2的基區(qū)存儲電荷亦可通過M1和M2釋放，以加快

電路的開關速度。當vI為高電壓時M1導通，T1基區(qū)的存儲電荷迅速消散。這種作用與TTL門電路的輸入級中T1類似。同理 ，當vI為低電壓時，電源電壓VDD通過MP以激勵M2使M2導通，顯然T2基區(qū)的存儲電荷通過M2而消散?？梢?，門電路的開關速度可得到改善。

2.BiCMOS門電路

根據前述的CMOS門電路的結構和工作原理，同樣可以用BiCMOS技術實現或非門和與非門。如果要實現或非邏輯關系，輸入信號用來驅動并聯的N溝道MOSFET，而P溝道MOSFET則彼此串聯。正如下圖所示的

2輸入端或非門

當A和B均為低電平時，則兩個MOSFET MPA和MPB均導通，T1導通而MNA和MNB均截止，輸出L為高電平。與此同時，M1通過MPA和MpB被VDD所激勵，從而為T2的基區(qū)存儲電荷提供一條釋放通路。

另一方面，當兩輸入端A和B中之一為高電平時 ，則MpA和MpB的通路被斷開，并且MNA或MNB導通，將使輸出端為低電平。同時，M1A或M1B為T1的基極存儲電荷提供一條釋放道路。因此 ，只要有一個輸入端接高電平，輸出即為低電平。

五、CMOS傳輸門

MOSFET的輸出特性在原點附近呈線性對稱關系，因而它們常用作模擬開關。模擬開關廣泛地用于取樣——保持電路、斬波電路、模數和數模轉換電路等。下面著重介紹CMOS傳輸門。

所謂傳輸門(TG)就是一種傳輸模擬信號的模擬開關。CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET并聯而成，如上圖所示。TP和TN是結構對稱的器件，它們的漏極和源極是可互換的。設它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為-5V到+5V 。為使襯底與漏源極之間的PN結任何時刻都不致正偏 ，故TP的襯底接+5V電壓，而TN的襯底接-5V電壓 。

傳輸門的工作情況如下：當C端接低電壓-5V時TN的柵壓即為-5V，vI取-5V到+5V范圍內的任意值時，TN均不導通。同時,TP的柵壓為+5V，TP亦不導通?？梢?，當C端接低電壓時，開關是斷開的。

為使開關接通，可將C端接高電壓+5V。此時TN的柵壓為+5V ，vI在-5V到+3V的范圍內，TN導通。同時TP的棚壓為-5V ，vI在-3V到+5V的范圍內TP將導通。

由上分析可知，當vI<-3V時，僅有TN導通，而當vI>+3V時，僅有TP導通當vI在-3V到+3V的范圍內，TN和TP兩管均導通。進一步分析

還可看到，一管導通的程度愈深，另一管的導通程度則相應地減小。換句話說，當一管的導通電阻減小，則另一管的導通電阻就增加。由于兩管系并聯運行，可近似地認為開關的導通電阻近似為一常數。這是CMOS傳輸出門的優(yōu)點。

在正常工作時，模擬開關的導通電阻值約為數百歐，當它與輸入阻抗為兆歐級的運放串接時，可以忽略不計。

CMOS傳輸門除了作為傳輸模擬信號的開關之外，也可作為各種邏輯電路的基本單元電路。

以上便是此次小編帶來的“CMOS”相關內容，通過本文，希望大家對CMOS邏輯門電路具備一定的了解。如果你喜歡本文，不妨持續(xù)關注我們網站哦，小編將于后期帶來更多精彩內容。最后，十分感謝大家的閱讀，have a nice day!