低功耗是現(xiàn)在的設(shè)計(jì)追求之一，通過產(chǎn)品之間的比較可以知道，同等能力的產(chǎn)品，如果具備低功耗特點(diǎn)，價(jià)格往往更高。為增進(jìn)大家對功耗的認(rèn)識(shí)，本文將基于兩點(diǎn)介紹功耗：1.SOC不同層次低功耗設(shè)計(jì)，2.芯片功耗組成。如果你對功耗相關(guān)內(nèi)容具有興趣，不妨繼續(xù)往下閱讀哦。

一、SOC不同層次的低功耗設(shè)計(jì)

功耗同樣是所有的電器設(shè)備都有的一個(gè)指標(biāo)，指的是在單位時(shí)間中所消耗的能源的數(shù)量，單位為W。電路中指整機(jī)或設(shè)備所需的電源功率。不過復(fù)印機(jī)和電燈不同，是不會(huì)始終在工作的，在不工作時(shí)則處于待機(jī)狀態(tài)，同樣也會(huì)消耗一定的能量(除非切斷電源才會(huì)不消耗能量)。因此復(fù)印機(jī)的功耗一般會(huì)有兩個(gè)，一個(gè)是工作時(shí)的功耗，另一個(gè)則是待機(jī)時(shí)的功耗。

在SOC中，影響系統(tǒng)功耗的參數(shù)調(diào)整主要是從系統(tǒng)級(jí)到物理級(jí)來進(jìn)行。下面將針對各種不同層次中較為有效的設(shè)計(jì)方法進(jìn)行闡述與探討。

主要方法有三：

1. 軟硬件劃分

軟硬件劃分是從系統(tǒng)功能的抽象描述著手，把系統(tǒng)功能分解為硬件和軟件來實(shí)現(xiàn)。通過比較采用硬件方式和軟件方式實(shí)現(xiàn)系統(tǒng)功能的功耗，得出一個(gè)比較合理的低功耗實(shí)現(xiàn)方案。由于軟硬件的劃分處于設(shè)計(jì)的起始階段，所以能為降低功耗帶來更大的可能。

2. 功耗管理

功耗管理的核心思想是設(shè)計(jì)并區(qū)分不同的工作模式。其管理方式可分為動(dòng)態(tài)功耗管理和靜態(tài)功耗管理2種。動(dòng)態(tài)功耗管理的思想就是有選擇地將不被調(diào)用的模塊掛起，從而降低功耗。靜態(tài)功耗管理是對待機(jī)工作模式的功耗進(jìn)行管理，它所要監(jiān)測的是整個(gè)系統(tǒng)的工作狀態(tài)，而不是只針對某個(gè)模塊。如果系統(tǒng)在一段時(shí)間內(nèi)一直處于空閑狀態(tài)，則靜態(tài)功耗管理就會(huì)把整個(gè)芯片掛起，系統(tǒng)進(jìn)入睡眠狀態(tài)，以減少功耗。

3. 軟件代碼優(yōu)化

軟件代碼的功耗優(yōu)化主要包括:①在確定算法時(shí)，對所需算法的復(fù)雜性、并發(fā)性進(jìn)行分析，盡可能利用算法的規(guī)整性和可重用性，減少所需的運(yùn)算操作和運(yùn)算資源。②把算法轉(zhuǎn)換為可執(zhí)行代碼時(shí)，盡可能針對特定的硬件體系結(jié)構(gòu)進(jìn)行優(yōu)化。例如，由于訪問寄存器比訪問內(nèi)存需要更少功耗，所以，可以通過合理有效地利用寄存器來減少對內(nèi)存的訪問。③在操作系統(tǒng)中充分利用硬件提供的節(jié)電模式。隨著動(dòng)態(tài)電壓縮放技術(shù)的出現(xiàn)，操作系統(tǒng)可以通過合理地設(shè)置工作狀態(tài)來減少功耗。

二、芯片功耗的組成

1. core power

功耗的組成包含RAM、ROM、時(shí)鐘樹(clock tree)和核心邏輯電路(Core logic)等四部分，下面依次來分析。

1)RAM

RAM功耗的計(jì)算是項(xiàng)復(fù)雜的任務(wù)，幸運(yùn)的是，memory compiler可以為我們進(jìn)行此項(xiàng)工作。關(guān)鍵點(diǎn)在存取每個(gè)端口的速率，這可以通過考慮存取pattern類型得到，或者通過仿真得到。建議在設(shè)計(jì)初期即生成不同參數(shù)(寬度，深度，速度，port數(shù))的RAM/ROM的功耗數(shù)據(jù)，以利于設(shè)計(jì)探索。

2)時(shí)鐘樹

時(shí)鐘樹的功耗占到整個(gè)芯片功耗的40%~60%，因?yàn)樗母呋顒?dòng)率(100%)和正負(fù)邊沿均消耗電力。

其中，電容包含寄存器的電容，驅(qū)動(dòng)單元的電容和連線電容三部分。

3)核心邏輯電路

定義核心邏輯電路功耗為除時(shí)鐘樹外的組合與時(shí)序單元消耗的電力。由兩部分組成：

leakage current

capaciTIve loads

4)宏單元(macro cell)

多數(shù)芯片包含PLL等模擬macro，可以從庫提供商的數(shù)據(jù)手冊找到其功耗參數(shù)。設(shè)計(jì)者可以通過切分系統(tǒng)模式關(guān)閉不需工作的模塊，以減小功耗。

2. IO power

IO功耗包含IO單元、外部負(fù)載、外部終端等。因?yàn)樾枰?qū)動(dòng)板級(jí)的連線，IO的電容會(huì)是內(nèi)部單元的數(shù)百倍量級(jí)，因此消耗較多的電力。有時(shí)候，IO的功耗可以占到整體功耗的很大比例，系統(tǒng)架構(gòu)可能因之改變，如：重新定義系統(tǒng)的劃分，以減少芯片-芯片的連接;選擇不同的IO接口協(xié)議，以減少能量消耗。IO功耗通常由系統(tǒng)架構(gòu)，接口帶寬與協(xié)議要求決定。一旦庫選定，設(shè)計(jì)者可以優(yōu)化的空間很小，但是核心的功耗是設(shè)計(jì)者可以減小的，在后面的篇幅中，我們將以核心功耗的估算與優(yōu)化作為主題。

以上便是此次小編帶來的“功耗”相關(guān)內(nèi)容，通過本文，希望大家對SOC不同層的低功耗設(shè)計(jì)以及芯片的功耗組成具備一定的了解。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，小編將于后期帶來更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!