雖然在美國層層禁令的影響下，臺積電被迫斷供華為，但臺積電的整體運營狀況，并沒有因為失去一個大客戶而受到太大影響。據(jù)了解，在臺積電確定9月15日斷供華為的消息后，蘋果公司立即向臺積電追加大額訂單，截止目前臺積電的5nm以及7nm生產線依然處于滿載運行狀態(tài)。同時，臺積電的營收也大幅增長，而之所以該公司在失去華為這個大客戶之后的生意依舊紅火，主要得益于其所掌握的技術優(yōu)勢。放眼全球專業(yè)晶圓代工領域，臺積電是目前唯一一家能夠成熟掌握7nm/7nm EUV、量產5nm制程芯片的代工廠。

近日，全球最大的芯片代工廠臺積電宣布，該公司聯(lián)合臺大、麻省理工宣布，1nm以下芯片已取得了重大進展，相關研究成果已發(fā)表于《自然》。

據(jù)Hexus等國外媒體報道，來自臺積電，臺灣大學和麻省理工學院(MIT)的研究科學家宣布，在電子領域的“超越硅”和2D材料的使用方面取得了突破，論文發(fā)布在《自然》雜志。他們聲稱，這項研究為1nm以下的電子制造工藝提供了一條途徑，有助于突破當前半導體技術和材料的極限。

前一段時間，IBM宣布制造出全球首款2nm工藝節(jié)點的芯片，讓不少人期待2nm芯片可以早日實現(xiàn)量產。近日，半導體工藝方面又傳來了喜訊。臺積電(TSMC)與臺大(NTU)和麻省理工(MIT)合作，在研發(fā)1nm芯片方面取得了重大突破。

研究人員發(fā)現(xiàn)，利用半金屬鉍(Bi)作為二維材料的接觸極來替代原有的硅元素，這樣可以利用鉍元素大幅度降低電阻并大大提高傳輸電流。該發(fā)現(xiàn)首先由MIT團隊提出，然后臺積電和NTU進一步進行了完善。在未來，這可以提高芯片的性能和能源效率，相關的研究已發(fā)表在國際期刊《Nature》上。

近日，有媒體報道稱臺積電取得了2nm研發(fā)的重大突破，與3nm和5nm制程采用的FinFET架構不同，臺積電的2nm制程采用了全新的多橋通道場效晶體管，又稱為MBCFET架構，解決FinFET因制程微縮產生電流控制漏電的物理極限問題。

按照臺積電給出的指標顯示，2nm工藝是一個重要節(jié)點。Metal Track(金屬單元高度)和3nm一樣維持在5x，同時Gate Pitch(晶體管柵極間距)縮小到30nm，Metal Pitch(金屬間距)縮小到20nm，相比于3nm都小了23%。

臺積電計劃在2022年下半年3nm工藝節(jié)點進入批量生產階段，目前還在進行2nm工藝節(jié)點的研發(fā)，1nm工藝節(jié)點要實現(xiàn)真正量產估計還要等上好些年。

近期臺積電最大的麻煩仍然是生產用水的問題，中國臺灣地區(qū)持續(xù)的干旱使得當?shù)刂鞴懿块T不斷收緊用水政策。據(jù)Wccftech報道，市場傳言臺積電為了保障用水，不斷增加預算，通過訂購更多水罐車運水以保障生產。據(jù)研究公司Susquehanna的統(tǒng)計，目前業(yè)內采購訂單的交貨時間在3月份已經增加了一周，達到了16周，這也是多年來的最高值。更糟糕的是，據(jù)現(xiàn)有數(shù)據(jù)顯示，4月份會在此基礎上再加上一周。

盡管AMD首席執(zhí)行官蘇姿豐博士接受彭博社采訪的時候似乎并不擔心芯片短缺的問題，并不認同當前供需狀況是一場“災難”這種說法，認為只是半導體業(yè)必須經歷的“循環(huán)”，同時表示AMD的產品線有足夠實力應付未來的挑戰(zhàn)。

不論是5nm還是3nm工藝，甚至未來的2nm工藝，臺積電表示EUV光刻機的重要性越來越高，但是產能依然是EUV光刻的難題，而且能耗也很高。劉德音提到，臺積電已經EUV光源技術獲得突破，功率可達350W，不僅能支持5nm工藝，甚至未來可以用于1nm工藝。按照臺積電提出的路線圖，他們認為半導體工藝也會繼續(xù)遵守摩爾定律，2年升級一代新工藝，而10年則會有一次大的技術升級。

目前，臺積電和三星電子是世界上僅有的兩家可以批量生產7納米以下半導體的公司，兩家公司目前都在批量生產5納米產品。半導體行業(yè)專家一直在關注兩家公司中的哪一家將首先開始批量生產3nm產品。眾所周知，與5納米制程相比，3納米制程可使芯片尺寸減小35%，但其性能和電池效率分別提高15%和30%。

臺積電有望在2022年年底開始批量生產3納米產品。這家臺灣半導體巨頭正在投資120億美元，在亞利桑那州鳳凰城建設一條5納米生產線。最近，該公司制定了一項計劃，計劃額外建造五條生產線，其中包括最先進的低于3納米的生產線。

臺積電一直走在先進技術的前沿，目前已經成功突破5nm芯片工藝，并且成功量產。但是5nm并不是終點，而是對高端工藝探索的起點。

在臺積電的計劃中，明年就能發(fā)布有關3nm的產品，并且在2022年嘗試量產3nm，到2023年就能正式大規(guī)模量產。

臺積電在2020年半導體大會上，就宣布要沖刺1nm工藝。1nm工藝可能是頂尖中的頂尖，可能以目前的EUV光刻機都無法做到。

到時候整個產業(yè)鏈都需要有相應的提升，最關鍵的光刻機設備能否達到制造1nm芯片的條件還是未知的。如今5nm才剛剛起步，臺積電的技術儲備就已經緊張到了2nm，并朝著1nm邁進。根據(jù)最新報道，臺積電已經在2nm工藝上取得一項重大的內部突破，雖未披露細節(jié)，但是據(jù)此樂觀預計，2nm工藝有望在2023年下半年進行風險性試產，2024年就能步入量產階段。

2nm工藝上，臺積電將放棄延續(xù)多年的FinFET(鰭式場效應晶體管)，甚至不使用三星規(guī)劃在3nm工藝上使用的GAAFET(環(huán)繞柵極場效應晶體管)，也就是納米線(nanowire)，而是將其拓展成為“MBCFET”(多橋通道場效應晶體管)，也就是納米片(nanosheet)。

從GAAFET到MBCFET，從納米線到納米片，可以視為從二維到三維的躍進，能夠大大改進電路控制，降低漏電率。新工藝的成本越發(fā)會成為天文數(shù)字，三星已經在5nm工藝研發(fā)上已經投入了大約4.8億美元，3nm GAAFET上會大大超過5億美元。