芯片自主可控深度解析
[導(dǎo)讀]如果有人跟你說(shuō)：“嗨，我做的芯片實(shí)現(xiàn)了100%自主可控！”等等，你先不急著崇拜（相信）他，請(qǐng)看完此文再說(shuō)...首先，什么叫自主可控，最直觀的理解就是當(dāng)別人“卡脖子”的時(shí)候不會(huì)被卡住。集成電路產(chǎn)業(yè)通常被分為芯片設(shè)計(jì)、芯片制造、封裝測(cè)試三大領(lǐng)域，參看下圖：我們逐一進(jìn)行分析，芯片設(shè)計(jì)主...
如果有人跟你說(shuō)：“嗨，我做的芯片實(shí)現(xiàn)了100%自主可控！”等等，你先不急著崇拜（相信）他，請(qǐng)看完此文再說(shuō)...
首先，什么叫自主可控，最直觀的理解就是當(dāng)別人“卡脖子”的時(shí)候不會(huì)被卡住。集成電路產(chǎn)業(yè)通常被分為芯片設(shè)計(jì)、芯片制造、封裝測(cè)試三大領(lǐng)域，參看下圖：
我們逐一進(jìn)行分析，芯片設(shè)計(jì)主要從EDA、IP、設(shè)計(jì)三個(gè)方面來(lái)分析；芯片制造主要從設(shè)備、工藝和材料三個(gè)方面來(lái)分析；封裝測(cè)試則從封裝設(shè)計(jì)、產(chǎn)品封裝和芯片測(cè)試幾方面來(lái)分析。
?? ?01 ??芯 片 設(shè) 計(jì)
如何開(kāi)始一款芯片設(shè)計(jì)呢？
首先要有工具（EDA)，然后借助現(xiàn)有的資源（IP），加上自己的構(gòu)思和規(guī)劃就可以開(kāi)始芯片設(shè)計(jì)了。這里，我們就從芯片設(shè)計(jì)工具EDA，知識(shí)產(chǎn)權(quán)IP，以及集成電路的設(shè)計(jì)流程來(lái)分析芯片設(shè)計(jì)。
1.1?EDA
EDA（Electronic Design Automation）電子設(shè)計(jì)自動(dòng)化，常指代用于電子設(shè)計(jì)的軟件。曾經(jīng)有人跟我說(shuō)：“EDA有啥呀，不就是個(gè)工具嘛？”是啊，確實(shí)就是個(gè)工具，可是沒(méi)這個(gè)工具，你啥也設(shè)計(jì)不了?。?br>現(xiàn)在的大規(guī)模集成電路在芝麻粒大小的1平方毫米內(nèi)可以集成1億只以上的晶體管，這些晶體管之間的連接網(wǎng)絡(luò)更是多達(dá)數(shù)億個(gè)。當(dāng)今主流的SoC芯片，其晶體管數(shù)量已經(jīng)超過(guò)百億量級(jí)。如果沒(méi)有精準(zhǔn)的，功能強(qiáng)大的EDA工具，怎么設(shè)計(jì)呢？EDA是芯片設(shè)計(jì)的必備工具，目前，Synopsys、Cadence和Mentor（Siemens EDA）占據(jù)著超過(guò)90%以上的市場(chǎng)份額。在10納米以下的高端芯片設(shè)計(jì)上，其占有率甚至高達(dá)100%。也就是說(shuō)，現(xiàn)在研發(fā)一款10nm以下的芯片，沒(méi)有以上三家的EDA工具幾乎是不可能實(shí)現(xiàn)的。下表所示是目前芯片設(shè)計(jì)中主流的EDA工具：芯片設(shè)計(jì)分為設(shè)計(jì)、仿真、驗(yàn)證等環(huán)節(jié)，對(duì)應(yīng)的EDA工具分為設(shè)計(jì)工具、仿真工具、驗(yàn)證工具等。設(shè)計(jì)工具解決的是模型的構(gòu)建，也就是從0到1（從無(wú)到有）的問(wèn)題，仿真和驗(yàn)證工具解決模型的確認(rèn)，也就是1是1還是0.9或者1.1的問(wèn)題。因此，從EDA開(kāi)發(fā)的角度，設(shè)計(jì)工具的開(kāi)發(fā)難度更大。此外，設(shè)計(jì)規(guī)模越大，工藝節(jié)點(diǎn)要求越高，EDA工具的開(kāi)發(fā)難度也越大。國(guó)產(chǎn)EDA工具目前在一些仿真驗(yàn)證點(diǎn)工具上取得一些成績(jī)，在模擬電路設(shè)計(jì)方面也初步具備了全流程工具，但在大規(guī)模集成電路設(shè)計(jì)上和三大廠商還有很大的差距，尤其在高端數(shù)字芯片設(shè)計(jì)流程上基本還是空白。
1.2?IP
IP（Intelligent Property）代表著知識(shí)產(chǎn)權(quán)的意思，在業(yè)界是指一種事先定義、經(jīng)過(guò)驗(yàn)證的、可以重復(fù)使用，能完成特定功能的模塊，IP是構(gòu)成大規(guī)模集成電路的基礎(chǔ)單元，SoC甚至可以說(shuō)是基于IP核的復(fù)用技術(shù)。IP一般分為硬核、軟核和固核。IP硬核一般已經(jīng)映射到特定工藝，經(jīng)過(guò)芯片制造驗(yàn)證，具有面積和性能可預(yù)測(cè)的特點(diǎn)，但靈活性較??；IP軟核以HDL形式提交，靈活性強(qiáng)，但性能方面具有不可預(yù)測(cè)性；IP固核通過(guò)布局布線或利用通用工藝庫(kù)，對(duì)性能和面積進(jìn)行了優(yōu)化，比硬核靈活，比軟核在性能和面積上更可預(yù)測(cè)，是硬核和軟核的折中。
下表為目前全球前10大IP提供商，可以看到中國(guó)有兩家入圍前十，但是兩家市場(chǎng)份額加起來(lái)也僅有3%，而ARM一家就占據(jù)了40%以上的市場(chǎng)份額，美國(guó)的企業(yè)則占據(jù)了30%的市場(chǎng)份額，如果ARM被英偉達(dá)收購(gòu)，基本上IP市場(chǎng)就是美國(guó)的天下了。此外我們也發(fā)現(xiàn)，全球最大的兩家EDA公司Synopsys和Cadence，在IP領(lǐng)域也同樣占據(jù)的第二、第三的位置。下圖所示為IP的種類(lèi)，其中處理器占51%，接口IP占22.1%，數(shù)字類(lèi)占8.1%，其他占18.8%，處理器類(lèi)ARM一家獨(dú)大，在接口類(lèi)IP中，Synopsys是業(yè)界領(lǐng)導(dǎo)者。我們需要考慮的是，在設(shè)計(jì)的芯片中那些IP是自主設(shè)計(jì)的，那些是外購(gòu)的，這些外購(gòu)的IP是否存在不可控因素？如果你設(shè)計(jì)的SoC僅僅是把別人的IP打包整合，那自主可控性就要大打折扣了。下面，我們以華為麒麟980為例，了解一下芯片研發(fā)中的IP使用情況。麒麟980芯片集成的主要部件有CPU、GPU（俗稱(chēng)顯卡）、ISP（處理拍照數(shù)據(jù)）、NPU（人工智能引擎）和基帶（負(fù)責(zé)通信）。根據(jù)華為官方資料，ISP是華為自研，NPU是華為和寒武紀(jì)合作的成果，至于CPU（Cortex-A76）和GPU（Mali-G76）則是華為向ARM公司購(gòu)買(mǎi)的授權(quán)，包括指令集授權(quán)和內(nèi)核授權(quán)。如果沒(méi)有IP授權(quán)，還有沒(méi)有可能自研麒麟980芯片，目前看來(lái)，沒(méi)有 。
1.3?設(shè)計(jì)流程
芯片設(shè)計(jì)流程通?？煞譃椋簲?shù)字IC設(shè)計(jì)流程和模擬IC設(shè)計(jì)流程。數(shù)字IC設(shè)計(jì)流程：芯片定義 →?邏輯設(shè)計(jì)?→?邏輯綜合?→ 物理設(shè)計(jì)?→?物理驗(yàn)證?→?版圖交付。芯片定義（Specification)是指根據(jù)需求制定芯片的功能和性能指標(biāo)，完成設(shè)計(jì)規(guī)格文檔。
邏輯設(shè)計(jì)(Logic Design)是指基于硬件描述語(yǔ)言在RTL(Register-Transfer Level)級(jí)實(shí)現(xiàn)邏輯設(shè)計(jì)，并通過(guò)邏輯驗(yàn)證或者形式驗(yàn)證等驗(yàn)證功能正確。邏輯綜合(Logic Synthesis)是指將RTL轉(zhuǎn)換成特定目標(biāo)的門(mén)級(jí)網(wǎng)表，并優(yōu)化網(wǎng)表延時(shí)、面積和功耗。物理設(shè)計(jì)(Physical Design)是指將門(mén)級(jí)網(wǎng)表根據(jù)約束布局、布線并最終生成版圖的過(guò)程，其中又包含：數(shù)據(jù)導(dǎo)入?→?布局規(guī)劃?→?單元布局?→?時(shí)鐘樹(shù)綜合?→?布線。
模擬IC設(shè)計(jì)流程：芯片定義 → 電路設(shè)計(jì)?→?版圖設(shè)計(jì)?→?版圖驗(yàn)證?→?版圖交付。其中芯片定義和版圖交付和數(shù)字電路相同，模擬IC在電路設(shè)計(jì)、版圖設(shè)計(jì)、版圖驗(yàn)證和數(shù)字電路有所不同。模擬電路設(shè)計(jì)是指根據(jù)系統(tǒng)需求，設(shè)計(jì)晶體管級(jí)的模擬電路結(jié)構(gòu)，并采用SPICE等仿真工具驗(yàn)證電路的功能和性能。模擬版圖設(shè)計(jì)是按照設(shè)計(jì)規(guī)則，繪制電路圖對(duì)應(yīng)的版圖幾何圖形，并仿真版圖的功能和性能。模擬版圖驗(yàn)證是驗(yàn)證版圖的工藝規(guī)則、電氣規(guī)則以及版圖電路圖一致性檢查等。這里，我們做一個(gè)簡(jiǎn)單的總結(jié)：芯片設(shè)計(jì)：就是在EDA工具的支持下，通過(guò)購(gòu)買(mǎi)IP授權(quán) 自主研發(fā)（合作開(kāi)發(fā)）的IP，并遵循嚴(yán)格的集成電路設(shè)計(jì)仿真驗(yàn)證流程，完成芯片設(shè)計(jì)的整個(gè)過(guò)程。在這個(gè)過(guò)程中，EDA、IP、嚴(yán)格的設(shè)計(jì)流程三者缺一不可。目前看來(lái)，在這三要素中最先可能實(shí)現(xiàn)自主可控的就是設(shè)計(jì)流程了。下表列出了當(dāng)前世界前10的芯片設(shè)計(jì)公司，供大家參考。
?? ?02 ??芯 片?制 造
芯片制造目前是集成電路產(chǎn)業(yè)門(mén)檻最高的行業(yè)，怎么看待門(mén)檻的高低呢，投資越高、玩家越少就表明門(mén)檻越高，目前在高端芯片的制造上也僅剩下臺(tái)積電（TSMC）、三星（SAMSUNG）和英特爾（Intel）三家了。下面，我們分別從設(shè)備、工藝和材料三個(gè)方面來(lái)分析芯片制造，尋找我們和先進(jìn)制造技術(shù)的差距。
2.1?設(shè)備
芯片制造需要經(jīng)過(guò)兩千多道工藝制程才能完成，每個(gè)步驟都要依賴(lài)特定設(shè)備才能實(shí)現(xiàn)。芯片制造中，有三大關(guān)鍵工序：光刻、刻蝕、沉積。三大工序在生產(chǎn)過(guò)程中不斷重復(fù)循環(huán)，最終制造出合格的芯片。三大關(guān)鍵工序要用到三種關(guān)鍵設(shè)備，分別是光刻機(jī)、刻蝕機(jī)、薄膜沉積設(shè)備。三大設(shè)備占所有設(shè)備投入的22%、22%、20%左右，是三種占比最高的半導(dǎo)體設(shè)備。下面就以最為典型的光刻機(jī)和刻蝕機(jī)為例進(jìn)行介紹并分析自主可控。為了實(shí)現(xiàn)摩爾定律，光刻技術(shù)需要每?jī)赡臧哑毓怅P(guān)鍵尺寸(CD)降低30%-50%。需要不斷降低光刻機(jī)的波長(zhǎng)λ。然而，波長(zhǎng)被卡在193nm無(wú)法進(jìn)步長(zhǎng)達(dá)20年。后來(lái)通過(guò)工程上最簡(jiǎn)單的方法解決，在晶圓光刻膠上方加1mm厚的水，把193nm的波長(zhǎng)折射成134nm，稱(chēng)為浸入式光刻。浸入式光刻成功翻越了157nm大關(guān)，加上后來(lái)不斷改進(jìn)的鏡頭、多光罩、Pitch-split、波段靈敏光刻膠等技術(shù)，浸入式193nm光刻機(jī)一直可以做到今天的7nm芯片（蘋(píng)果A12和華為麒麟980）。EVU光刻機(jī)EUV極紫外光刻（Extreme Ultra-Violet）是一種使用極紫外（EUV）波長(zhǎng)的新一代光刻技術(shù)，其波長(zhǎng)為13.5納米。由于光刻精度是幾納米，EUV對(duì)光的集中度要求極高，相當(dāng)于拿個(gè)手電照到月球光斑不超過(guò)一枚硬幣。反射的鏡子要求長(zhǎng)30cm起伏不到0.3nm，相當(dāng)于北京到上海的鐵軌起伏不超過(guò)1毫米。一臺(tái)EUV光刻機(jī)重達(dá)180噸，超過(guò)10萬(wàn)個(gè)零件，需要40個(gè)集裝箱運(yùn)輸，安裝調(diào)試要超過(guò)一年時(shí)間。2000年時(shí)，日本尼康還是光刻機(jī)領(lǐng)域的老大，到了2009年ASML已經(jīng)遙遙領(lǐng)先，市場(chǎng)占有率近7成。目前，最先進(jìn)的光刻機(jī)也只有ASML一家可以提供了。國(guó)內(nèi)的情況，上海微電子（SMEE）已經(jīng)有分辨率為90nm的光刻機(jī)，新的光刻機(jī)也在研制中。在集成電路制造中，光刻只是其中的一個(gè)環(huán)節(jié)，另外還有無(wú)數(shù)先進(jìn)科技用于前后道工藝中。和光刻機(jī)一樣，刻蝕機(jī)的廠商也相對(duì)較少，代表企業(yè)主要是美國(guó)的 Lam Research（泛林半導(dǎo)體）、AMAT（應(yīng)用材料）、日本的TEL（東京電子）等企業(yè)。這三家企業(yè)占據(jù)全球半導(dǎo)體刻蝕機(jī)的94%的市場(chǎng)份額，而其他參與者合計(jì)僅占6%。其中，Lam Research 占比高達(dá)55%，為行業(yè)龍頭，東京電子與應(yīng)用材料分別占比20%和19%。國(guó)內(nèi)的情況，目前刻蝕設(shè)備代表公司為中微公司、北方華創(chuàng)等。中微公司較為領(lǐng)先，工藝節(jié)點(diǎn)已經(jīng)達(dá)到5nm。在全球前十大晶圓企業(yè)中，中微公司已經(jīng)進(jìn)入其中六家，作為臺(tái)積電的合作伙伴協(xié)同驗(yàn)證14nm/7nm/5nm等先進(jìn)工藝。基于此，如果目前在光刻機(jī)領(lǐng)域我們還無(wú)力做出改變，那么已經(jīng)有一定優(yōu)勢(shì)的刻蝕機(jī)勢(shì)必會(huì)成為國(guó)產(chǎn)替代的先鋒。
2.2?工藝制程
芯片制造過(guò)程需要兩千多道工藝制程，下面，我們按照8大步驟對(duì)芯片制造工藝進(jìn)行簡(jiǎn)單介紹。
1. 光刻（光學(xué)顯影）光刻是經(jīng)過(guò)曝光和顯影程序，把光罩上的圖形轉(zhuǎn)換到光刻膠下面的晶圓上。光刻主要包含感光膠涂布、烘烤、光罩對(duì)準(zhǔn)、 曝光和顯影等程序。曝光方式包括：紫外線、極紫外光、X射線、電子束等。2.?刻蝕（蝕刻）刻蝕是將材料使用化學(xué)反應(yīng)或物理撞擊作用而移除的技術(shù)。干刻蝕（dry etching）利用等離子體撞擊晶片表面所產(chǎn)生的物理作用，或等離子體與晶片表面原子間的化學(xué)反應(yīng)，或者兩者的復(fù)合作用。濕刻蝕（wet etching）使用的是化學(xué)溶液，經(jīng)過(guò)化學(xué)反應(yīng)達(dá)到刻蝕的目的。3.?化學(xué)氣相沉積（CVD）CVD利用熱能、放電或紫外光照射等化學(xué)反應(yīng)的方式，將反應(yīng)物在晶圓表面沉積形成穩(wěn)定固態(tài)薄膜（film）的一種沉積技術(shù)。CVD技術(shù)在芯片制程中運(yùn)用極為廣泛，如介電材料（dielectrics）、導(dǎo)體或半導(dǎo)體等材料都能用CVD技術(shù)完成。4.?物理氣相沉積（PVD）PVD是物理制程而非化學(xué)制程，一般使用氬等氣體，在真空中將氬離子加速以撞擊濺鍍靶材后，可將靶材原子一個(gè)個(gè)濺擊出來(lái)，并使被濺擊出來(lái)的材質(zhì)如雪片般沉積在晶圓表面。5.?離子植入（Ion Implant）離子植入可將摻雜物以離子型態(tài)植入半導(dǎo)體組件的特定區(qū)域上，以獲得精確的電特性。離子先被加速至足夠能量與速度，以穿透（植入）薄膜，到達(dá)預(yù)定的植入深度。離子植入可對(duì)植入?yún)^(qū)內(nèi)的摻質(zhì)濃度加以精密控制。6.?化學(xué)機(jī)械研磨（CMP)化學(xué)機(jī)械研磨技術(shù)具有研磨性物質(zhì)的機(jī)械式研磨與酸堿溶液的化學(xué)式研磨兩種作用，可以使晶圓表面達(dá)到全面性的平坦化，以利后續(xù)薄膜沉積。7. 清洗清洗的目的是去除金屬雜質(zhì)、有機(jī)物污染、微塵與自然氧化物；降低表面粗糙度；幾乎所有制程前后都需要清洗。8. 晶片切割（Die Saw）晶片切割是將加工完成的晶圓上一顆顆晶粒裸芯片（die）切割分離，便于后續(xù)封裝測(cè)試。
雖然不同的Foundry廠的流程大致相同，但不同的工藝控制能力造就了各廠家在先進(jìn)制程上的區(qū)別，隨著制程進(jìn)入5nm，能夠量產(chǎn)的芯片制造商就屈指可數(shù)了，目前能夠量產(chǎn)5nm芯片的只有TSMC和SAMSUNG。兩千多道工藝制程中隱藏著Foundry的無(wú)窮的智慧和雄厚的財(cái)力，并不是說(shuō)有了先進(jìn)的設(shè)備，就能造出合格的芯片。雖然先進(jìn)制程是技術(shù)發(fā)展的方向，我們也不能忽視成熟制程。成熟制程依然有很大市場(chǎng)份額。下圖是按成熟制程（節(jié)點(diǎn)≥40nm）產(chǎn)能排序的全球晶圓代工廠商Top榜單。
可以看出，成熟制程產(chǎn)能排名前四的廠商分別為：臺(tái)積電（市占率28％），聯(lián)電（13％），中芯國(guó)際（11％），三星（10%）。成熟制程在2020年非常火爆，產(chǎn)能?chē)?yán)重短缺，這給各大晶圓代工廠帶來(lái)了巨大的商機(jī)。而從2021年的產(chǎn)業(yè)發(fā)展形勢(shì)來(lái)看，這種短缺狀況在近期內(nèi)還難以緩解。
2.3?材料
生產(chǎn)集成電路的材料有成千上萬(wàn)種，我們就以最為典型的硅晶圓和光刻膠進(jìn)行分析。
國(guó)內(nèi)的情況，中國(guó)大陸半導(dǎo)體硅晶圓銷(xiāo)售額年均復(fù)合增長(zhǎng)率達(dá)到41.17%，遠(yuǎn)高于同期全球半導(dǎo)體硅片市場(chǎng)的25.75%。但這塊市場(chǎng)并沒(méi)有掌握在本土廠商手中，在打造國(guó)產(chǎn)化產(chǎn)業(yè)鏈的今天，還有很大的空間供國(guó)內(nèi)晶圓制造商去發(fā)展。
首先，什么叫自主可控，最直觀的理解就是當(dāng)別人“卡脖子”的時(shí)候不會(huì)被卡住。集成電路產(chǎn)業(yè)通常被分為芯片設(shè)計(jì)、芯片制造、封裝測(cè)試三大領(lǐng)域，參看下圖：我們逐一進(jìn)行分析，芯片設(shè)計(jì)主要從EDA、IP、設(shè)計(jì)三個(gè)方面來(lái)分析；芯片制造主要從設(shè)備、工藝和材料三個(gè)方面來(lái)分析；封裝測(cè)試則從封裝設(shè)計(jì)、產(chǎn)品封裝和芯片測(cè)試幾方面來(lái)分析。
?? ?01 ??芯 片 設(shè) 計(jì)
如何開(kāi)始一款芯片設(shè)計(jì)呢？
首先要有工具（EDA)，然后借助現(xiàn)有的資源（IP），加上自己的構(gòu)思和規(guī)劃就可以開(kāi)始芯片設(shè)計(jì)了。這里，我們就從芯片設(shè)計(jì)工具EDA，知識(shí)產(chǎn)權(quán)IP，以及集成電路的設(shè)計(jì)流程來(lái)分析芯片設(shè)計(jì)。
1.1?EDA
EDA（Electronic Design Automation）電子設(shè)計(jì)自動(dòng)化，常指代用于電子設(shè)計(jì)的軟件。曾經(jīng)有人跟我說(shuō)：“EDA有啥呀，不就是個(gè)工具嘛？”是啊，確實(shí)就是個(gè)工具，可是沒(méi)這個(gè)工具，你啥也設(shè)計(jì)不了?。?br>現(xiàn)在的大規(guī)模集成電路在芝麻粒大小的1平方毫米內(nèi)可以集成1億只以上的晶體管，這些晶體管之間的連接網(wǎng)絡(luò)更是多達(dá)數(shù)億個(gè)。當(dāng)今主流的SoC芯片，其晶體管數(shù)量已經(jīng)超過(guò)百億量級(jí)。如果沒(méi)有精準(zhǔn)的，功能強(qiáng)大的EDA工具，怎么設(shè)計(jì)呢？EDA是芯片設(shè)計(jì)的必備工具，目前，Synopsys、Cadence和Mentor（Siemens EDA）占據(jù)著超過(guò)90%以上的市場(chǎng)份額。在10納米以下的高端芯片設(shè)計(jì)上，其占有率甚至高達(dá)100%。也就是說(shuō)，現(xiàn)在研發(fā)一款10nm以下的芯片，沒(méi)有以上三家的EDA工具幾乎是不可能實(shí)現(xiàn)的。下表所示是目前芯片設(shè)計(jì)中主流的EDA工具：
芯片設(shè)計(jì)分為設(shè)計(jì)、仿真、驗(yàn)證等環(huán)節(jié)，對(duì)應(yīng)的EDA工具分為設(shè)計(jì)工具、仿真工具、驗(yàn)證工具等。設(shè)計(jì)工具解決的是模型的構(gòu)建，也就是從0到1（從無(wú)到有）的問(wèn)題，仿真和驗(yàn)證工具解決模型的確認(rèn)，也就是1是1還是0.9或者1.1的問(wèn)題。因此，從EDA開(kāi)發(fā)的角度，設(shè)計(jì)工具的開(kāi)發(fā)難度更大。此外，設(shè)計(jì)規(guī)模越大，工藝節(jié)點(diǎn)要求越高，EDA工具的開(kāi)發(fā)難度也越大。國(guó)產(chǎn)EDA工具目前在一些仿真驗(yàn)證點(diǎn)工具上取得一些成績(jī)，在模擬電路設(shè)計(jì)方面也初步具備了全流程工具，但在大規(guī)模集成電路設(shè)計(jì)上和三大廠商還有很大的差距，尤其在高端數(shù)字芯片設(shè)計(jì)流程上基本還是空白。1.2?IP
IP（Intelligent Property）代表著知識(shí)產(chǎn)權(quán)的意思，在業(yè)界是指一種事先定義、經(jīng)過(guò)驗(yàn)證的、可以重復(fù)使用，能完成特定功能的模塊，IP是構(gòu)成大規(guī)模集成電路的基礎(chǔ)單元，SoC甚至可以說(shuō)是基于IP核的復(fù)用技術(shù)。IP一般分為硬核、軟核和固核。IP硬核一般已經(jīng)映射到特定工藝，經(jīng)過(guò)芯片制造驗(yàn)證，具有面積和性能可預(yù)測(cè)的特點(diǎn)，但靈活性較??；IP軟核以HDL形式提交，靈活性強(qiáng)，但性能方面具有不可預(yù)測(cè)性；IP固核通過(guò)布局布線或利用通用工藝庫(kù)，對(duì)性能和面積進(jìn)行了優(yōu)化，比硬核靈活，比軟核在性能和面積上更可預(yù)測(cè)，是硬核和軟核的折中。
下表為目前全球前10大IP提供商，可以看到中國(guó)有兩家入圍前十，但是兩家市場(chǎng)份額加起來(lái)也僅有3%，而ARM一家就占據(jù)了40%以上的市場(chǎng)份額，美國(guó)的企業(yè)則占據(jù)了30%的市場(chǎng)份額，如果ARM被英偉達(dá)收購(gòu)，基本上IP市場(chǎng)就是美國(guó)的天下了。此外我們也發(fā)現(xiàn)，全球最大的兩家EDA公司Synopsys和Cadence，在IP領(lǐng)域也同樣占據(jù)的第二、第三的位置。
下圖所示為IP的種類(lèi)，其中處理器占51%，接口IP占22.1%，數(shù)字類(lèi)占8.1%，其他占18.8%，處理器類(lèi)ARM一家獨(dú)大，在接口類(lèi)IP中，Synopsys是業(yè)界領(lǐng)導(dǎo)者。我們需要考慮的是，在設(shè)計(jì)的芯片中那些IP是自主設(shè)計(jì)的，那些是外購(gòu)的，這些外購(gòu)的IP是否存在不可控因素？如果你設(shè)計(jì)的SoC僅僅是把別人的IP打包整合，那自主可控性就要大打折扣了。下面，我們以華為麒麟980為例，了解一下芯片研發(fā)中的IP使用情況。麒麟980芯片集成的主要部件有CPU、GPU（俗稱(chēng)顯卡）、ISP（處理拍照數(shù)據(jù)）、NPU（人工智能引擎）和基帶（負(fù)責(zé)通信）。根據(jù)華為官方資料，ISP是華為自研，NPU是華為和寒武紀(jì)合作的成果，至于CPU（Cortex-A76）和GPU（Mali-G76）則是華為向ARM公司購(gòu)買(mǎi)的授權(quán)，包括指令集授權(quán)和內(nèi)核授權(quán)。如果沒(méi)有IP授權(quán)，還有沒(méi)有可能自研麒麟980芯片，目前看來(lái)，沒(méi)有 。1.3?設(shè)計(jì)流程
芯片設(shè)計(jì)流程通?？煞譃椋簲?shù)字IC設(shè)計(jì)流程和模擬IC設(shè)計(jì)流程。數(shù)字IC設(shè)計(jì)流程：芯片定義 →?邏輯設(shè)計(jì)?→?邏輯綜合?→ 物理設(shè)計(jì)?→?物理驗(yàn)證?→?版圖交付。芯片定義（Specification)是指根據(jù)需求制定芯片的功能和性能指標(biāo)，完成設(shè)計(jì)規(guī)格文檔。
邏輯設(shè)計(jì)(Logic Design)是指基于硬件描述語(yǔ)言在RTL(Register-Transfer Level)級(jí)實(shí)現(xiàn)邏輯設(shè)計(jì)，并通過(guò)邏輯驗(yàn)證或者形式驗(yàn)證等驗(yàn)證功能正確。邏輯綜合(Logic Synthesis)是指將RTL轉(zhuǎn)換成特定目標(biāo)的門(mén)級(jí)網(wǎng)表，并優(yōu)化網(wǎng)表延時(shí)、面積和功耗。物理設(shè)計(jì)(Physical Design)是指將門(mén)級(jí)網(wǎng)表根據(jù)約束布局、布線并最終生成版圖的過(guò)程，其中又包含：數(shù)據(jù)導(dǎo)入?→?布局規(guī)劃?→?單元布局?→?時(shí)鐘樹(shù)綜合?→?布線。
- 數(shù)據(jù)導(dǎo)入是指導(dǎo)入綜合后的網(wǎng)表和時(shí)序約束的腳本文件，以及代工廠提供的庫(kù)文件。
- 布局規(guī)劃是指在芯片上規(guī)劃輸入/輸出單元，宏單元及其他主要模塊位置的過(guò)程。
- 單元布局是根據(jù)網(wǎng)表和時(shí)序約束自動(dòng)放置標(biāo)準(zhǔn)單元的過(guò)程。
- 時(shí)鐘樹(shù)綜合是指插入時(shí)鐘緩沖器，生成時(shí)鐘網(wǎng)絡(luò)，最小化時(shí)鐘延遲和偏差的過(guò)程。
- 布線是指在滿(mǎn)足布線層數(shù)限制，線寬、線間距等約束條件下，根據(jù)電路關(guān)系自動(dòng)連接各個(gè)單元的過(guò)程。
模擬IC設(shè)計(jì)流程：芯片定義 → 電路設(shè)計(jì)?→?版圖設(shè)計(jì)?→?版圖驗(yàn)證?→?版圖交付。其中芯片定義和版圖交付和數(shù)字電路相同，模擬IC在電路設(shè)計(jì)、版圖設(shè)計(jì)、版圖驗(yàn)證和數(shù)字電路有所不同。模擬電路設(shè)計(jì)是指根據(jù)系統(tǒng)需求，設(shè)計(jì)晶體管級(jí)的模擬電路結(jié)構(gòu)，并采用SPICE等仿真工具驗(yàn)證電路的功能和性能。模擬版圖設(shè)計(jì)是按照設(shè)計(jì)規(guī)則，繪制電路圖對(duì)應(yīng)的版圖幾何圖形，并仿真版圖的功能和性能。模擬版圖驗(yàn)證是驗(yàn)證版圖的工藝規(guī)則、電氣規(guī)則以及版圖電路圖一致性檢查等。這里，我們做一個(gè)簡(jiǎn)單的總結(jié)：芯片設(shè)計(jì)：就是在EDA工具的支持下，通過(guò)購(gòu)買(mǎi)IP授權(quán) 自主研發(fā)（合作開(kāi)發(fā)）的IP，并遵循嚴(yán)格的集成電路設(shè)計(jì)仿真驗(yàn)證流程，完成芯片設(shè)計(jì)的整個(gè)過(guò)程。在這個(gè)過(guò)程中，EDA、IP、嚴(yán)格的設(shè)計(jì)流程三者缺一不可。目前看來(lái)，在這三要素中最先可能實(shí)現(xiàn)自主可控的就是設(shè)計(jì)流程了。下表列出了當(dāng)前世界前10的芯片設(shè)計(jì)公司，供大家參考。
?? ?02 ??芯 片?制 造
芯片制造目前是集成電路產(chǎn)業(yè)門(mén)檻最高的行業(yè)，怎么看待門(mén)檻的高低呢，投資越高、玩家越少就表明門(mén)檻越高，目前在高端芯片的制造上也僅剩下臺(tái)積電（TSMC）、三星（SAMSUNG）和英特爾（Intel）三家了。下面，我們分別從設(shè)備、工藝和材料三個(gè)方面來(lái)分析芯片制造，尋找我們和先進(jìn)制造技術(shù)的差距。
2.1?設(shè)備
芯片制造需要經(jīng)過(guò)兩千多道工藝制程才能完成，每個(gè)步驟都要依賴(lài)特定設(shè)備才能實(shí)現(xiàn)。芯片制造中，有三大關(guān)鍵工序：光刻、刻蝕、沉積。三大工序在生產(chǎn)過(guò)程中不斷重復(fù)循環(huán)，最終制造出合格的芯片。三大關(guān)鍵工序要用到三種關(guān)鍵設(shè)備，分別是光刻機(jī)、刻蝕機(jī)、薄膜沉積設(shè)備。三大設(shè)備占所有設(shè)備投入的22%、22%、20%左右，是三種占比最高的半導(dǎo)體設(shè)備。
下面就以最為典型的光刻機(jī)和刻蝕機(jī)為例進(jìn)行介紹并分析自主可控。- 光刻機(jī)
為了實(shí)現(xiàn)摩爾定律，光刻技術(shù)需要每?jī)赡臧哑毓怅P(guān)鍵尺寸(CD)降低30%-50%。需要不斷降低光刻機(jī)的波長(zhǎng)λ。然而，波長(zhǎng)被卡在193nm無(wú)法進(jìn)步長(zhǎng)達(dá)20年。后來(lái)通過(guò)工程上最簡(jiǎn)單的方法解決，在晶圓光刻膠上方加1mm厚的水，把193nm的波長(zhǎng)折射成134nm，稱(chēng)為浸入式光刻。浸入式光刻成功翻越了157nm大關(guān)，加上后來(lái)不斷改進(jìn)的鏡頭、多光罩、Pitch-split、波段靈敏光刻膠等技術(shù)，浸入式193nm光刻機(jī)一直可以做到今天的7nm芯片（蘋(píng)果A12和華為麒麟980）。EVU光刻機(jī)EUV極紫外光刻（Extreme Ultra-Violet）是一種使用極紫外（EUV）波長(zhǎng)的新一代光刻技術(shù)，其波長(zhǎng)為13.5納米。由于光刻精度是幾納米，EUV對(duì)光的集中度要求極高，相當(dāng)于拿個(gè)手電照到月球光斑不超過(guò)一枚硬幣。反射的鏡子要求長(zhǎng)30cm起伏不到0.3nm，相當(dāng)于北京到上海的鐵軌起伏不超過(guò)1毫米。一臺(tái)EUV光刻機(jī)重達(dá)180噸，超過(guò)10萬(wàn)個(gè)零件，需要40個(gè)集裝箱運(yùn)輸，安裝調(diào)試要超過(guò)一年時(shí)間。2000年時(shí)，日本尼康還是光刻機(jī)領(lǐng)域的老大，到了2009年ASML已經(jīng)遙遙領(lǐng)先，市場(chǎng)占有率近7成。目前，最先進(jìn)的光刻機(jī)也只有ASML一家可以提供了。國(guó)內(nèi)的情況，上海微電子（SMEE）已經(jīng)有分辨率為90nm的光刻機(jī)，新的光刻機(jī)也在研制中。在集成電路制造中，光刻只是其中的一個(gè)環(huán)節(jié)，另外還有無(wú)數(shù)先進(jìn)科技用于前后道工藝中。- 刻蝕機(jī)
和光刻機(jī)一樣，刻蝕機(jī)的廠商也相對(duì)較少，代表企業(yè)主要是美國(guó)的 Lam Research（泛林半導(dǎo)體）、AMAT（應(yīng)用材料）、日本的TEL（東京電子）等企業(yè)。這三家企業(yè)占據(jù)全球半導(dǎo)體刻蝕機(jī)的94%的市場(chǎng)份額，而其他參與者合計(jì)僅占6%。其中，Lam Research 占比高達(dá)55%，為行業(yè)龍頭，東京電子與應(yīng)用材料分別占比20%和19%。國(guó)內(nèi)的情況，目前刻蝕設(shè)備代表公司為中微公司、北方華創(chuàng)等。中微公司較為領(lǐng)先，工藝節(jié)點(diǎn)已經(jīng)達(dá)到5nm。在全球前十大晶圓企業(yè)中，中微公司已經(jīng)進(jìn)入其中六家，作為臺(tái)積電的合作伙伴協(xié)同驗(yàn)證14nm/7nm/5nm等先進(jìn)工藝。基于此，如果目前在光刻機(jī)領(lǐng)域我們還無(wú)力做出改變，那么已經(jīng)有一定優(yōu)勢(shì)的刻蝕機(jī)勢(shì)必會(huì)成為國(guó)產(chǎn)替代的先鋒。2.2?工藝制程
芯片制造過(guò)程需要兩千多道工藝制程，下面，我們按照8大步驟對(duì)芯片制造工藝進(jìn)行簡(jiǎn)單介紹。
1. 光刻（光學(xué)顯影）光刻是經(jīng)過(guò)曝光和顯影程序，把光罩上的圖形轉(zhuǎn)換到光刻膠下面的晶圓上。光刻主要包含感光膠涂布、烘烤、光罩對(duì)準(zhǔn)、 曝光和顯影等程序。曝光方式包括：紫外線、極紫外光、X射線、電子束等。2.?刻蝕（蝕刻）刻蝕是將材料使用化學(xué)反應(yīng)或物理撞擊作用而移除的技術(shù)。干刻蝕（dry etching）利用等離子體撞擊晶片表面所產(chǎn)生的物理作用，或等離子體與晶片表面原子間的化學(xué)反應(yīng)，或者兩者的復(fù)合作用。濕刻蝕（wet etching）使用的是化學(xué)溶液，經(jīng)過(guò)化學(xué)反應(yīng)達(dá)到刻蝕的目的。3.?化學(xué)氣相沉積（CVD）CVD利用熱能、放電或紫外光照射等化學(xué)反應(yīng)的方式，將反應(yīng)物在晶圓表面沉積形成穩(wěn)定固態(tài)薄膜（film）的一種沉積技術(shù)。CVD技術(shù)在芯片制程中運(yùn)用極為廣泛，如介電材料（dielectrics）、導(dǎo)體或半導(dǎo)體等材料都能用CVD技術(shù)完成。4.?物理氣相沉積（PVD）PVD是物理制程而非化學(xué)制程，一般使用氬等氣體，在真空中將氬離子加速以撞擊濺鍍靶材后，可將靶材原子一個(gè)個(gè)濺擊出來(lái)，并使被濺擊出來(lái)的材質(zhì)如雪片般沉積在晶圓表面。5.?離子植入（Ion Implant）離子植入可將摻雜物以離子型態(tài)植入半導(dǎo)體組件的特定區(qū)域上，以獲得精確的電特性。離子先被加速至足夠能量與速度，以穿透（植入）薄膜，到達(dá)預(yù)定的植入深度。離子植入可對(duì)植入?yún)^(qū)內(nèi)的摻質(zhì)濃度加以精密控制。6.?化學(xué)機(jī)械研磨（CMP)化學(xué)機(jī)械研磨技術(shù)具有研磨性物質(zhì)的機(jī)械式研磨與酸堿溶液的化學(xué)式研磨兩種作用，可以使晶圓表面達(dá)到全面性的平坦化，以利后續(xù)薄膜沉積。7. 清洗清洗的目的是去除金屬雜質(zhì)、有機(jī)物污染、微塵與自然氧化物；降低表面粗糙度；幾乎所有制程前后都需要清洗。8. 晶片切割（Die Saw）晶片切割是將加工完成的晶圓上一顆顆晶粒裸芯片（die）切割分離，便于后續(xù)封裝測(cè)試。
雖然不同的Foundry廠的流程大致相同，但不同的工藝控制能力造就了各廠家在先進(jìn)制程上的區(qū)別，隨著制程進(jìn)入5nm，能夠量產(chǎn)的芯片制造商就屈指可數(shù)了，目前能夠量產(chǎn)5nm芯片的只有TSMC和SAMSUNG。兩千多道工藝制程中隱藏著Foundry的無(wú)窮的智慧和雄厚的財(cái)力，并不是說(shuō)有了先進(jìn)的設(shè)備，就能造出合格的芯片。雖然先進(jìn)制程是技術(shù)發(fā)展的方向，我們也不能忽視成熟制程。成熟制程依然有很大市場(chǎng)份額。下圖是按成熟制程（節(jié)點(diǎn)≥40nm）產(chǎn)能排序的全球晶圓代工廠商Top榜單。
可以看出，成熟制程產(chǎn)能排名前四的廠商分別為：臺(tái)積電（市占率28％），聯(lián)電（13％），中芯國(guó)際（11％），三星（10%）。成熟制程在2020年非常火爆，產(chǎn)能?chē)?yán)重短缺，這給各大晶圓代工廠帶來(lái)了巨大的商機(jī)。而從2021年的產(chǎn)業(yè)發(fā)展形勢(shì)來(lái)看，這種短缺狀況在近期內(nèi)還難以緩解。
2.3?材料
生產(chǎn)集成電路的材料有成千上萬(wàn)種，我們就以最為典型的硅晶圓和光刻膠進(jìn)行分析。
- 硅晶圓
國(guó)內(nèi)的情況，中國(guó)大陸半導(dǎo)體硅晶圓銷(xiāo)售額年均復(fù)合增長(zhǎng)率達(dá)到41.17%，遠(yuǎn)高于同期全球半導(dǎo)體硅片市場(chǎng)的25.75%。但這塊市場(chǎng)并沒(méi)有掌握在本土廠商手中，在打造國(guó)產(chǎn)化產(chǎn)業(yè)鏈的今天，還有很大的空間供國(guó)內(nèi)晶圓制造商去發(fā)展。- 光刻膠
下載文檔
