差動放大電路又叫差分電路，他不僅能有效地放大交流信號，而且能有效地減小由于電源波動和晶體管隨溫度變化而引起的零點漂移，因而獲得廣泛的應用。特別是大量的應用于集成運放電路，他常被用作多級放大器的前置級。

大學里的電子學課程說明了理想運算放大器的應用，包括反相和同相放大器，然后將它們進行組合，構(gòu)建差動放大器。圖1所示的經(jīng)典四電阻差動放大器非常有用，教科書和講座40多年來一直在介紹該器件。

圖1.經(jīng)典差動放大器

這種簡化可以在教科書中看到，但現(xiàn)實中無法這樣做，因為電阻永遠不可能完全相等。此外，基本電路在其他方面的改變可產(chǎn)生意想不到的行為。下列示例雖經(jīng)過簡化以顯示出問題的本質(zhì)，但來源于實際的應用問題。

差動放大器的一項重要功能是抑制兩路輸入的共模信號。如圖1所示，假設V2為5 V，V1為3 V，則4V為共模輸入。V2比共模電壓高1 V，而V1低1 V.二者之差為2 V，因此R2/R1的“理想”增益施加于2 V.如果電阻非理想，則共模電壓的一部分將被差動放大器放大，并作為V1和V2之間的有效電壓差出現(xiàn)在VOUT，無法與真實信號相區(qū)別。差動放大器抑制這一部分電壓的能力稱為共模抑制(CMR)。該參數(shù)可以表示為比率的形式(CMRR)，也可以轉(zhuǎn)換為分貝(dB)。

其中，Ad為差動放大器的增益，t為電阻容差。因此，在單位增益和1%電阻情況下，CMRR等于50 V/V(或約為34 dB);在0.1%電阻情況下，CMRR等于500 V/V(或約為54 dB)——甚至假定運算放大器為理想器件，具有無限的共模抑制能力。若運算放大器的共模抑制能力足夠高，則總CMRR受限于電阻匹配。某些低成本運算放大器具有60 dB至70 dB的最小CMRR，使計算更為復雜。

第一個次優(yōu)設計如圖2所示。該設計為采用OP291的低端電流檢測應用。R1至R4為分立式0.5%電阻。由Pallás-Areny文章中的公式可知，最佳CMR為64 dB.幸運的是，共模電壓離接地很近，因此CMR并非該應用中主要誤差源。具有1%容差的電流檢測電阻會產(chǎn)生1%誤差，但該初始容差可以校準或調(diào)整。然而，由于工作范圍超過80°C，因此必須考慮電阻的溫度系數(shù)。

圖2.具有高噪聲增益的低端檢測

針對極低的分流電阻值，應使用4引腳開爾文檢測電阻。采用高精度0.1Ω電阻，并以幾十分之一英寸的PCB走線直接連接該電阻很容易增加10 mΩ，導致10%以上的誤差。但誤差會更大，因為PCB上的銅走線溫度系數(shù)超過3000 ppm.

分流電阻值必須仔細選擇。數(shù)值更高則產(chǎn)生更大的信號。這是好事，但功耗(I2R)也會隨之增加，可能高達數(shù)瓦。采用較小的數(shù)值(mΩ級別)，則線路和PCB走線的寄生電阻可能會導致較大的誤差。通常使用開爾文檢測來降低這些誤差。可以使用一個特殊的四端電阻(比如Ohmite LVK系列)，或者對PCB布局進行優(yōu)化以使用標準電阻。若數(shù)值極小，可以使用PCB走線，但這樣不會很精確。

商用四端電阻(比如Ohmite或Vishay的產(chǎn)品)可能需要數(shù)美元或更昂貴，才能提供0.1%容差和極低溫度系數(shù)。進行完整的誤差預算分析可以顯示如何在成本增加最少的情況下改善精度。

有關無電流流過檢測電阻卻具有較大失調(diào)(31mV)的問題，是“軌到軌”運算放大器無法一路擺動到負電源軌(接地)引起的。術(shù)語“軌到軌”具有誤導性：輸出將會靠近電源軌——比經(jīng)典發(fā)射極跟隨器的輸出級要近得多——但永遠不會真正到達電源軌。軌到軌運算放大器具有最小輸出電壓VOL，數(shù)值等于VCE(SAT)或RDS(ON)&TImes;ILOAD，。若失調(diào)電壓等于1.25 mV，噪聲增益等于30，則輸出等于：1.25 mV&TImes;30 =±37.5 mV(由于存在VOS，加上VOL導致的35 mV)。根據(jù)VOS極性不同，無負載電流的情況下輸出可能高達72.5 mV.若VOS最大值為30μV，且VOL最大值為8 mV，則現(xiàn)代零漂移放大器(如AD8539)可將總誤差降低至主要由檢測電阻所導致的水平。