（全球TMT2021年10月12日訊）新思科技（Synopsys, Inc.）宣布，Achronix 公司使用新思科技的綜合設(shè)計(jì)、驗(yàn)證和IP解決方案，其新Speedster7t FPGA首次通過硅驗(yàn)證。高性能計(jì)算和機(jī)器學(xué)習(xí)系統(tǒng)的關(guān)鍵是高片外存儲(chǔ)器帶寬，為使Speedster7t FPGA支持高帶寬和人工智能/機(jī)器學(xué)習(xí)（AI/ML）工作負(fù)載，?Achronix選擇使用新思科技的解決方案縮短其產(chǎn)品上市時(shí)間。

新思科技的DesignWare IP產(chǎn)品組合幫助Achronix完美的實(shí)現(xiàn)了Speedster7t FPGA所需的存儲(chǔ)器性能和實(shí)時(shí)數(shù)據(jù)連接的需求。與市面上其他解決方案相比，DesignWare Logic Library IP可將占用面積降低4%，時(shí)序提升8%，對(duì)于高速設(shè)計(jì)而言，這兩項(xiàng)指標(biāo)的提升至關(guān)重要。此外，DesignWare Embedded Memory IP（包括雙端口SRAM）可降低Speedster7t FPGA的功耗，DesignWare DRD4 IP具有全面和廣泛的可靠性、可用性和可維護(hù)性（RAS）能力。PCI Express (PCIe) 5.0具有低延遲特性，可支持16條鏈路和512位數(shù)據(jù)路徑寬度，因此可提供更大的帶寬和更好的功耗效率。Achronix非常期待與新思科技的長(zhǎng)期合作，并計(jì)劃在其下一個(gè)設(shè)計(jì)中繼續(xù)使用DesignWare IP。

在外形銀子受面積和功率限制的情況下，新思科技的Fusion設(shè)計(jì)平臺(tái)可幫助Achronix實(shí)現(xiàn)具有市場(chǎng)塑造力的高帶寬計(jì)算所需的性能。測(cè)試、執(zhí)行和金牌簽核技術(shù)的獨(dú)特融合使Achronix能夠在系統(tǒng)性規(guī)模層面更大限度地減少設(shè)計(jì)余量，實(shí)現(xiàn)更好的整體設(shè)計(jì)收斂，并幫助Achronix加速實(shí)現(xiàn)首次硅成功。

新思科技的定制設(shè)計(jì)平臺(tái)有助于減少在7納米Speedster7t FPGA中設(shè)計(jì)、布局和模擬高性能定制電路所需的時(shí)間和精力，具有特定節(jié)點(diǎn)的特性，可提高開發(fā)者的工作效率。

Achronix還采用了新思科技Verification Continuum?平臺(tái)中的關(guān)鍵功能驗(yàn)證產(chǎn)品來驗(yàn)證其FPGA。新思科技的VCS?仿真解決方案可以加速仿真性能，而其驗(yàn)證IP可提供更快的驗(yàn)證環(huán)境創(chuàng)建速度， VC SpyGlass™ RTL靜態(tài)簽核工具則提供了早期設(shè)計(jì)漏洞檢測(cè)功能。