引 言

隨著電子產品集成度越來越高，多處理器板卡得到了越來越多的應用設計，高性能的處理器對于電源有嚴格的要求。一般來說，各處理器本身就有電源時序要求，合作配合也有時序要求，同時還有相關監(jiān)視要求。如何根據工程實際， 設計出更加高效的多處理器系統(tǒng)電源管理架構，是目前需要解決的重要問題之一。而有著“萬能芯片”稱號的 FPGA（Field-Programmable Gate Array）器件以其并行數據處理能力、靈活的時序及邏輯電路搭建方式而被廣泛應用于電源管理的設計當中 [1-3]。

針對這些需求，本文設計了一種采用 FPGA 器件為核心的通用電源管理模塊，該模塊可實現對處理器電源的上電、掉電、節(jié)能等全方位的控制需求。

1 架構基本設計

1.1 基本組成

本電源管理架構組成如圖 1 所示。其主要由輸入電源監(jiān)視單元、穩(wěn)壓供電單元、FPG 單元、開關電源和輸出電源監(jiān)視單元組成。

1.2 主要實施步驟

(1) 外部電源經輸入電源監(jiān)視單元為兩個以上的開關電源供電，開關電源輸出兩路以上的電源為處理器供電 ；

(2) 輸入電源監(jiān)視單元輸出的電源信號經穩(wěn)壓供電單元為可編程邏輯單元提供電源 ；

(3) 輸入電源監(jiān)視單元對外部輸入的電源狀態(tài)進行監(jiān)視，輸出電源監(jiān)視單元對開關電源輸出的電源進行監(jiān)視 ；

(4) 可編程邏輯單元接收并根據輸入電源監(jiān)視單元、輸出電源監(jiān)視單元、開關電源的狀態(tài)信息對開關電源進行控制。

2 實例基本設計

2.1 實例基本結構組成

一種處理器多電源管理模塊的結構，如圖 2 所示。包括濾波模塊、輸入電源健康監(jiān)視模塊、儲能模塊、LDO 穩(wěn)壓模塊、現場可編程邏輯器件、微調控制器、開關電源 1、開關電源 2、輸出電源健康監(jiān)視模塊和處理器 [4-6]。

2.2 實例主要功能設計

（1）微調控制器 ：現場可編程邏輯器件穩(wěn)定運行后，先向微調控制器發(fā)出初始控制脈沖，使得微調處理器控制開關電源發(fā)出處理器需要的穩(wěn)態(tài)電壓，微調處理器對開關電源輸出的電源進行監(jiān)視。當處理器正常運行后，微調控制器將開關電源的控制權交由處理器管理，處理器根據自身負載的動態(tài)需求進行內核電壓的動態(tài)微調 [7]。

（2）濾波模塊和儲能模塊 ：外部的直流電源經濾波模塊處理后，由輸入電源健康監(jiān)視模塊輸出至儲能模塊。儲能模塊分別為 LDO穩(wěn)壓模塊、開關電源、微調控制器提供輸入電源，儲能模塊用于外部電源關斷后，保證處理器的電源仍維持短時間工作 [8]。

（3）輸入電源健康監(jiān)視模塊 ：監(jiān)視外部電源的電壓和電流狀態(tài)，并將外部電源過壓、欠壓、掉電、過流狀態(tài)信息傳送至現場可編程邏輯器件。開關電源的芯片正常狀態(tài)傳送至現場可編程邏輯器件 [9]。

（4）輸出電源健康監(jiān)視模塊 ：監(jiān)視開關電源輸出至處理器的電壓狀態(tài)信息，電壓狀態(tài)信號包括處理器核心電源的過壓、欠壓狀態(tài)，以及處理器的 I/O電源欠壓狀態(tài)，輸出電源健康監(jiān)視模塊將電壓狀態(tài)信息傳送至現場可編程邏輯器件。

（5）現場可編程邏輯器件 ：其穩(wěn)定運行后能按照上電的正序依次控制各個開關電源的使能，從而能依次管理上電時序來滿足處理器的要求。現場可編程邏輯器件根據來自于輸入電源健康監(jiān)視模塊的掉電信息、各個開關電源的芯片正常狀態(tài)和輸出電源健康監(jiān)視模塊的狀態(tài)信息進行綜合判斷，若判斷為故障，現場可編程邏輯器件按照上電的反序，依次控制各個開關電源的使能，從而能依次管理掉電時序來滿足處理器的要求 [10]。

3 結語

該處理器電源管理架構能夠達到技術效果如下 ：

（1）能夠保證各種電源上電、掉電時序滿足要求，實現了對各電壓的欠壓監(jiān)視，核心電壓的過、欠壓監(jiān)視以及核心電壓進行動態(tài)微調，實現了對系統(tǒng)輸入電壓的過、欠壓監(jiān)視， 過流監(jiān)視 ；

（2）采用可編程邏輯單元進行電源管理控制，可編程邏輯單元接口豐富、編程方便，本設計具備極強的可擴展性和通用性，充分實現了處理器系統(tǒng)的復雜電源管理 ；

（3）根據處理器負載動態(tài)調整，能有效延長處理器使用壽命，通過對各電源健康狀態(tài)的統(tǒng)一采集，有效保證了狀態(tài)信息清晰可追溯。