新思科技的DesignWare接口和基礎IP為基于臺積公司N4P制程的高性能計算和移動SoC設計提供優(yōu)化的功耗和性能

加利福尼亞州山景城2021年11月19日 /美通社/ --

要點：

• DesignWare接口IP核為基于臺積公司 N4P制程技術的計算密集芯片設計提供高帶寬低延遲的廣泛協(xié)議解決方案 
• DesignWare基礎IP核提供高速、面積優(yōu)化的低功耗嵌入式存儲器、邏輯庫、GPIO和TCAM
• 基于臺積公司N4P制程的廣泛IP核組合是對新思科技經認證數字和定制設計方案的補充，極大加速了投片成功時間

新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布與臺積公司合作，基于臺積公司N4P制程技術開發(fā)廣泛的Synopsys DesignWare®接口和基礎IP核組合，以促進芯片創(chuàng)新，助力開發(fā)者快速地成功設計出復雜的高性能計算（HPC） 和移動SoC。基于這一合作，開發(fā)者可基于臺積公司的先進制程技術使用高質量IP核以實現(xiàn)設計和項目進度的嚴苛要求，并在性能、功耗、面積、帶寬和延遲等方面進行優(yōu)化。

臺積公司設計基礎設施管理事業(yè)部副總經理Suk Lee表示：“臺積公司始終與我們的開放創(chuàng)新平臺（OIP^®）生態(tài)系統(tǒng)合作伙伴們密切合作，使下一代設計的功耗和性能能夠基于我們最新的N4P制程技術實現(xiàn)顯著提升。N4P技術可提供獨特的PPA平衡，幫助客戶持續(xù)交付領先的HPC、移動端和其他高性能產品。臺積公司與新思科技將長期合作，持續(xù)提供基于臺積公司先進制程技術的高質量DesignWare IP核，以N4P技術的優(yōu)勢賦能開發(fā)者，加快差異化產品的上市速度。”

新思科技營銷和戰(zhàn)略高級副總裁John Koeter表示：“我們開發(fā)基于臺積公司N4P制程技術的DesignWare IP核，協(xié)助開發(fā)者快速將IP核集成到芯片設計中，并實現(xiàn)性能、功耗和面積的優(yōu)化。新思科技一直致力于開發(fā)基于先進工藝技術的經過硅驗證并符合標準的IP核，為開發(fā)者提供實現(xiàn)其設計要求的低風險路徑?！?/p>

新思科技廣泛的DesignWare IP核組合包括邏輯庫、嵌入式存儲器、IO、PVT監(jiān)視器、嵌入式測試、模擬IP、接口IP、安全IP、嵌入式處理器和子系統(tǒng)。為了加速原型設計、軟件開發(fā)以及將IP核整合進芯片，新思科技“IP Accelerated”計劃提供IP核原型設計套件、IP核軟件開發(fā)套件和IP核子系統(tǒng)。我們在IP核質量和全面技術支持方面進行了大量投資，以協(xié)助開發(fā)者降低集成風險，縮短產品上市時間。了解更多信息，請訪問https://www.synopsys.com/designware。

產品上市時間和資源 

臺積公司N4P制程技術上的DesignWare接口和基礎IP核計劃于2022年第一度開始上市。

關于新思科技 

新思科技（Synopsys, Inc., 納斯達克股票代碼：SNPS）是眾多創(chuàng)新型公司的Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發(fā)我們日常所依賴的電子產品和軟件應用。作為一家被納入標普500強（S&P 500）的公司，新思科技長期以來一直處于全球電子設計自動化（EDA）和半導體IP產業(yè)的領先地位，并提供業(yè)界最廣泛的應用程序安全測試工具和服務組合。無論您是創(chuàng)建先進半導體的片上系統(tǒng)（SoC）的設計人員，還是編寫需要更高安全性和質量的應用程序的軟件開發(fā)人員，新思科技都能夠提供您的創(chuàng)新產品所需要的解決方案。了解更多信息，請訪問www.synopsys.com。 

編輯聯(lián)系人： 
Camille Xu 
新思科技
wexu@synopsys.com

Simone Souza 
新思科技
simone@synopsys.com

相關鏈接 :

http://www.synopsys.com