1 應用框圖與傳統電路結構
    圖1是DC-DC電源管理系統結構圖。引腳Vstr直接與220 V交流整流器相連，最大耐壓650 V。只要芯片一上電，UVLO電路就實時地對電源電壓進行監(jiān)控。芯片剛上電時，電流通過引腳Vstr給引腳VCC外接電容充電，當充電到芯片預置的開啟電壓Von時，UVLO電路輸出電平發(fā)生翻轉，芯片內部電路開始工作，Vstr對地短路，芯片電源由輔助變壓器對VCC外接電容充電供給。正如上所述，UVLO電路同時設置了一個關閉電壓Voff(Voff<Von)，用于防止由于系統負載電流較大而引起的一上電就關斷的情況。同時，由其他情況引起的電源電壓波動導致芯片電壓下降到Voff時，UVLO電平恢復，芯片不產生參考電源，所有邏輯操作都將被終止。
    由此可見，UVLO電路實質上是一個遲滯電壓比較器，它必須具備反應速度靈敏，門限電壓穩(wěn)定，滯回區(qū)間合理，溫度漂移較低等特點。但是許多電源管理類集成電路的欠壓鎖存電路的設計思路都是由比較器、帶隙基準參考電壓和一些邏輯部件構成的，如圖2所示。不是響應速度跟不上，就是功耗太大，更重要的是這種電路使用帶隙基準參考電壓源和分壓電路，太過于復雜，使得電路面積太大而不利于降低成本。

    在此提出一種基于0．5μm BCD工藝的UVLO電路，在不使用額外基準電壓源和比較器以及復雜數字邏輯的情況下，能夠達到UVLO的各項指標，其最主要的特點就是具有簡單的電路結構、高反應速度、低溫度敏感性和精準的門限電壓，同時版圖面積節(jié)省、功耗較低。

2 電路工作原理
    如圖3為所設計的UVLO電路圖。

[!--empirenews.page--]

    晶體管Q1和Q2，電阻R1，R2利用了帶隙基準原理組成的比較器，有些文獻也把這種比較器稱為帶隙基準比較器。文獻[4]給出了類似的電路拓撲結構，但是對于電路具體工作原理沒有做出詳細的解釋。MOS管M2，M3為其提供有源負載，M1，M2，M3，M4，M5，M6組成鏡像管，R3，R4，R5，R6和M9組成電阻分壓網絡，其中M9管的作用下面會詳細介紹，R7，M7；R8，M8組成兩級反相器，Vaa是由Vcc通過穩(wěn)壓二極管產生。
    取晶體管Q1的發(fā)射區(qū)面積是Q2的6倍，那么兩個晶體管的跨導關系是：
   
由于電阻R1，R2的射極反饋作用，所以晶體管Q1，Q2的等效跨導分別是：
   
    一般情況下gm2R1》1，所以Gm1<Gm2。于是，當芯片的電源電壓Vcc波動時，晶體管Q1的集電極電流IC1比晶體管Q2的集電極電流IC2變化量要小。正是基于這種集電極電流變化量的快慢，帶隙基準比較器以IC1為參考端來比較IC1和IC2大小。首先當VCC由低壓逐步上升時分以下三種情況：
    (1)當Vcc比正常供電低的情況下，由于Q1的等效跨導較Q2的跨導小，流過Q2的電流IC2比流過Q1的電流IC1小。如果M1，M2，M3，M4，M5，M6都處在飽和區(qū)，那么通過電流鏡M1，M2，M5，M6鏡像到M6管的漏電流ID6比通過電流鏡M3，M4鏡像到M4的漏電流ID4(ID4和ID6均指的是大小而不包含方向)大，這在同一條直流通路下是不可能的，這就驅使M6進入線形區(qū)，以保持和M4的漏電流相等。這樣帶隙基準比較器的輸出X點為低電位，經反向后UVLO輸出高電位從而關閉基準電源和鎖存整個芯片。應當注意的是此時M9管處于導通狀態(tài)。
    (2)當VCC繼續(xù)上升到接近Von時，流過Q1和Q2集電極電流近似相等，即IC1△IC2，那么這時所有鏡像對管都處于飽和區(qū)且電流相等。由于PMOS導通電阻比NMOS導通電阻大2～3倍，選擇Vaa=5 V。則X點電位大于M7的閾值電壓，M7管導通且首先工作在飽和區(qū)，選擇M7，M8管的寬長比相等，R7=R8，此時：
   
    只要適當選擇M7，M8管的寬長比和電阻R7，R8的大小，就能使得UVLO仍然輸出高電平，從而達到關斷基準電源和鎖存整個芯片的目的。
    (3)當VCC上升到大于Von時，由于Q2比Q1的跨導大，所以，IC2迅速超過IC。假設帶隙基準比較器中各個鏡像對管都處于飽和區(qū)，則同第二節(jié)(1)中的分析。同一直流通路上的電流ID6較ID4小，這是不可能的，所以這會驅使M4管進入線形區(qū)。這樣，帶隙基準比較器輸出X點電位上升到高電平，經反相器反向后使得M9管關閉。A點電位進一步被拉升，從而確保UVLO輸出為低電平，使得芯片正常工作。正是由于鏡像對管對流過它們電流差異具有高度敏感性，所以這種UVLO電路反應速度很快。當VCC由高壓慢慢變低時，同樣也有三種情況：
    ①當VCC<Voff時，同上一情況中的(3)，IC1<IC2，M4工作在線形區(qū)，M9工作在截止區(qū)，UVLO輸出為低電平。
    ②當VCC下降到接近Voff時，類似于前面提到的(2)，這時IC1△IC2，帶隙基準比較器中的各個鏡像管都工作在飽和區(qū)，X點的電位同樣可以驅動M7管導通，且使其首先進入在線性區(qū)(注意同前面提到的(2)的區(qū)別)，M9管關閉，UVLO輸出仍為低電壓。
    ③當VCC下降到Voff時，IC1>IC2，M6進入線性區(qū)，X點電位被拉低，經過反向器作用，M9管導通，此時進一步達到低壓鎖存的效果。應當注意的是此時的Von≠Voff。
    從上面的分析可知，當晶體管Q1和Q2的集電極電流相等時，帶隙基準比較器各個鏡像對管都工作在飽和區(qū)，此時A的電壓大小非常關鍵。設此時A點電壓為VREF，Q1，Q2集電極電流為：
   
    對于雙極晶體管的基極發(fā)射極電壓，有以下關系：
   
    而IS∝SE，其中，是晶體管發(fā)射極面積。由于Q1的發(fā)射極面積是Q2的6倍，所以，式中：
   
    由于VBE具有負的溫度系數，而VT具有正的溫度系數，只要適當選擇電阻R1、R2的比值，就可以實現幾乎零溫度系數的帶隙電壓?，F在再分別計算Von和Voff。
    由上面分析可知，當電源電壓VCC升高到尚未達到UVLO的開啟電壓Von時，UVLO輸出高電平，且M9處于導通狀態(tài)(忽略其導通電阻)，此時A點電壓為：
   
    只有VA>VREF時，UVLO的電平才會翻轉，這樣就得到了開啟電壓的門限值Von，
   
    一旦VCC>Von，M9管關閉，這時A點電壓：
   
    大于VREF，使得UVLO更穩(wěn)定地輸出低電平。同理，可以得出UVLO的關閉電壓值Voff:
   
    那么UVLO的滯回區(qū)間為：
    [!--empirenews.page--]

3 電路仿真與分析
    使用HSpice電路仿真軟件在CSMC 0．5μm BCD工藝庫下對UVLO電路進行仿真。由上面分析可知，UVLO電平翻轉與晶體管Q1，Q2集電極電流變化速度快慢密切相關，所以對帶隙基準晶體管上集電極電流變化做了如圖4的仿真。從圖4中可以明顯看出，在2 ms以前，IC1>IC2，UVLO輸出高電平。在2 ms時，兩個晶體管的電流都急劇變大，但是由于Q2管的跨導比Q1管小，所以很快，IC1<IC2，UVLO輸出為低電平。下面可同理推出。

    因為DC－DC芯片應用的溫度范圍比較大，而且工藝中的電阻、晶體管等受溫度影響也比較大，所以在實際設計中，應當充分考慮到這點。在此對UVLO不同溫度下進行仿真，盡可能把滯回區(qū)間的誤差縮小到很小的范圍內，以滿足DC-DC芯片在寬溫度范圍內工作。表1和圖5是對本文所設計的UVLO電路在-40℃，25℃，80℃和140℃下的仿真結果。從中可以看出，在25℃時，Von=9 V，Voff=7 V，滯回區(qū)間是2 V。在其他溫度下的偏差最大也不超過0．2 V，可見其最突出的優(yōu)勢是可以在寬溫度范圍內工作而不失精度。

    除此之外，當芯片發(fā)生欠壓鎖存時，芯片的功耗也是非常小的。這主要是因為當芯片發(fā)生欠壓鎖存時，芯片的其他部分都不工作，也就不消耗功率，UVLO電路的主要功耗是流過帶隙晶體管和R3，R4，R5，R6電阻的電流所產生，只要適當地調節(jié)這些電阻阻值就可以把功耗降低到最低，但是考慮到版圖的面積，實際仿真中的功耗可減小到150μW以下。

4 版圖設計
    使用CSMC 0．5 μm BCD工藝技術，對UVLO電路設計版圖。由于利用帶隙基準原理，在要求精度較高的情況下，設計時應注意UVLO模塊與其他模塊隔離。與傳統的UVLO電路相比，最顯著的提升就是版圖面積大大縮小，只要工藝中包含高阻值的電阻類型，這種優(yōu)勢就更為突出。

5 結 語
    在此針對DC-DC電源管理系統所必須的欠壓所存功能，詳細介紹一種新的改進UVLO電路，相對于傳統的UVLO電路，它最突出的優(yōu)點是不使用額外的帶隙基準源和復雜的數字邏輯，因此節(jié)省了芯片面積。HSpice仿真結果表明，它在-40～+140℃范圍內最大失真不超過2 %，因此可以在寬溫度范圍內工作?；具m用于各種類型的電源管理類芯片，對工藝要求也不高。