在航空微電子中心的某預研項目中，需要開發(fā)設計某32位浮點通用數(shù)字信號處理器(DSP)。本系統(tǒng)控制通路部分的設計采用超級哈佛及五級流水線結構。本文分析了該流水線的設計過程，并對遇到的數(shù)據(jù)相關問題提出了一種新的解決方法。

1 流水線結構

流水線處理器一般把一條指令的執(zhí)行分成幾個步驟，或稱為級(stages)。每一級在一個時鐘周期內(nèi)完成，也就是說在每個時鐘周期，處理器啟動并執(zhí)行一條指令。如果處理器的流水線有m級，則同時可重疊執(zhí)行的指令總條數(shù)為m。由于每條指令處在不同的執(zhí)行階段，因此，如果分級分得好，每一級都沒有時間上的浪費，這就是最理想的情況。流水線處理器在理想情況下與非流水線處理器的性能加速比為：

式中，I為一個程序被執(zhí)行的總的指令條數(shù)，它在流水線處理器和非流水線處理器中是相等的。CPInp是每條指令總體平均所需的時鐘周期數(shù)。因為流水線處理器把一條指令的執(zhí)行時間理想地分成了m級，故有m條指令在同時(重疊)執(zhí)行。T是每個時鐘周期的時間長度，本例可假設它在兩種處理器中也是相同的，那么，最后總的加速比為m(即等于流水線的級數(shù))。并不是說把流水線級數(shù)分得越多，處理器的性能就越好。流水線處理器性能提高的關鍵在于每個時鐘周期處理器都應當能啟動一條指令的執(zhí)行。

2 數(shù)據(jù)相關問題

下面來討論數(shù)據(jù)相關(data dependence)問題及解決方法，先來看看下面的程序例子：

在上述程序段中，I1指令把寄存器r2和r3的內(nèi)容相加，并將結果存人寄存器r1，這樣，它下面的4條指令均與I1相關，其使用I1的結果如圖1給出的數(shù)據(jù)相關關系圖。從圖中可見，當每個周期結束時，在時鐘上升沿應把數(shù)據(jù)打入寄存器。在數(shù)據(jù)沒被打入之前，任何從該寄存器讀出的數(shù)據(jù)都是過時的。圖1中的I2到 I4的3條指令就屬于這種情況。它們從r1寄存器讀出的數(shù)據(jù)都是過時的，是不能使用的。I5則沒關系，當它讀r1寄存器時，I1已將結果寫入。

I1 下面有3條指令不能從寄存器r1讀出正確的數(shù)據(jù)。為了減少數(shù)據(jù)相關指令的條數(shù)，設計時可以讓寫寄存器堆的操作提前半個周期，即由時鐘的下降沿打入。實踐證明這樣做是可行的，因為假定一個時鐘周期是10 ns，寄存器堆的訪問只需要5 ns。這樣，數(shù)據(jù)相關的指令條數(shù)就減至兩條，其操作示意圖如圖2所示。

3 數(shù)據(jù)相關問題的解決

在流水線處理器中處理數(shù)據(jù)相關問題有兩種方法：一種是暫停相關指令的執(zhí)行，即暫停流水線，直到能夠正確讀出寄存器操作數(shù)為止；另一種是采用專門的數(shù)據(jù)通路，直接把結果送到ALU的輸入端，也就是把內(nèi)部數(shù)據(jù)前推。描述這兩種方法可參考圖2所示的方案，即把寫寄存器堆提前半個周期，這時，只需考慮兩條相關指令。下面以ALU指令為例對暫停流水線的執(zhí)行方法加以分析。

3.1 暫停數(shù)據(jù)相關流水線

暫停數(shù)據(jù)相關流水線指令是當數(shù)據(jù)相關出現(xiàn)時，暫時停止相關指令的執(zhí)行，等劍相關數(shù)據(jù)能從寄存器讀出再恢復執(zhí)行。這里涉及到兩個問題，一個是如何檢測數(shù)據(jù)相關，另一個是如何暫停流水線。下面對這兩個問題分別加以描述。

首先考慮數(shù)據(jù)相關如何用硬件電路檢測出來。由于I1與目的寄存器rd、I2和I3的源操作數(shù)是寄存器rs1或rs2中的數(shù)據(jù)，且只有當它們的rs1或rs2 與I1的目的寄存器號rd相等時才有可能發(fā)生數(shù)據(jù)相關，因此，硬件電路中要有比較器。由于指令格式中的源寄存器號rs2與立即數(shù)部分重疊，而立即數(shù)是不會出現(xiàn)相關的，因此，指令操作碼必須要參與檢測，以區(qū)分是寄存器操作數(shù)還是立即數(shù)。另外，如I1指令的rd一定作為目的寄存器號使用，也就是當結果要被寫入目的奇仔器時，后面的指令才有可能與之相關。上述規(guī)則用表達式表述如下(它們是在ID級檢測數(shù)據(jù)相關的表達式)：

由于一條指令中的兩個源操作數(shù)都可能與上一條指令的目的操作數(shù)相關，因此，總的數(shù)據(jù)相關DEPEN由A DFPEN和B_DEPEN兩部分組成。A_DEPEN指的是源寄存器rs1數(shù)據(jù)相關，B_DE-PEN指的是源寄存器rs2數(shù)據(jù)相關。另外，兩條指令 I2和I3也都可能與I1相關。如果是在流水線ID級檢測數(shù)據(jù)相關，那么，對于I2來講，I1處在EXE級；對于I3來講，I1處在MEM級，因此， A_DEFPEN包括EXE_A_DEPEN和MEM_B_DEPEN兩部分。EXE_A_DEPEN的意思是處在ID級的指令與處在EXE級的指令數(shù)據(jù)相關。同理，MEM_A_DEPEN的意思是處在ID級的指令與處在MEM級的指令數(shù)據(jù)相關。同樣，B_DEPEN也包括EXE_B_DEPEN和 MEM_B_DEPEN兩部分。

EXE_A_DEPEN為真的條件是：I2的rs1與I1的rd相等 (ID_rs1==EXE_rd)，rs1字段是寄存器(ID_rs1IsReg)，并且I1的rd確實是目的寄存器(EXE_WREG==1)。后一個條件是為排除store指令而加上的。EXE_B_DEPEN與EXE_A_DEPEN類似，源寄存器號(ID_rs2IsReg)所包含的指令要比 ID_rs1IsReg少得多。I3與I1的數(shù)據(jù)相關判斷與此類似。

得出了數(shù)據(jù)相關條件后。下一步的任務是確定如何暫停流水線。這里要特別注意的一個問題是不能停止所有指令的流水線，而只能暫停相關指令及其后續(xù)的所有指令。假如I2與I1相關，則只暫停I2及 I2以下的指令，而不應把I1也暫停，否則，處理器將永遠暫停下去。暫停流水線要注意以下3個方面：

(1) 封鎖當前正譯碼的指令的寫控制信號；

(2) 不能把從存儲器取來的下條指令打入IR；

(3) 不改變當前PC值。

實際操作時可使用如下的方法實現(xiàn)流水線的暫停：

這樣，當I2與I1相關時，流水線將暫停兩個周期。I3與I1相關時，流水線暫停一個周期。通常把被暫停掉的周期稱作流水線“氣泡”。暫停流水線是解決流水線處理器數(shù)據(jù)相關問題的一種有效方法。使用這種方法可保證處理器能夠從寄存器堆讀出正確的數(shù)據(jù)。但是，暫停流水線兩個或一個周期會造成處理器性能的損失。因此，如果沒有數(shù)據(jù)相關，處理器完全可以多執(zhí)行兩條或一條指令。在使用這種方法的處理器組成的計算機系統(tǒng)中，高級語言的編澤器和匯編器在產(chǎn)生最終目標機器碼時，應盡量避免出現(xiàn)過多的數(shù)據(jù)相關指令序列。編譯器和匯編器最初可以在相關指令之間插入nop指令，然后進行優(yōu)化，可以用一些有意義的不相關的指令替換掉nop，以減少“氣泡”的出現(xiàn)。

3.2 內(nèi)部前推

流水線數(shù)據(jù)相關問題的本質在于一條指令執(zhí)行時要用到上面指令的計算結果，但這個結果尚未被寫入寄存器堆，因此，如果讓ALU使用從寄存器堆瀆出的數(shù)據(jù)的話，流水線“氣泡”問題也可以得到解決。試想，數(shù)據(jù)相關發(fā)生在ALU計算周期，而所有的計算任務均由這一個ALU來按順序完成，也就是說，ALU計算時發(fā)現(xiàn)與上一條或兩條指令的結果數(shù)據(jù)相關的話，這些結果實際上已由ALU計算出來了，只是還沒有寫入寄存器堆，但其結果還在流水線寄存器R和C中，這就可以把它們直接拿過來用。為此，可在ALU的兩個數(shù)據(jù)輸入端各加一個多路器，以使R和C中的數(shù)據(jù)能被直接送到ALU的輸入端，這樣就用內(nèi)部前推技術提高了流水線的性能。

4 結束語

采用暫停數(shù)據(jù)相關流水線的方法可以解決數(shù)據(jù)相關問題。目前，筆者已將該方法應用于某32位浮點通用數(shù)字信號處理器中，而且該處理器已經(jīng)沒計完成，并通過綜合仿真查驗波形證明：該DSP完全符合要求。