本文介紹了一種液晶顯示器的LED 背光驅(qū)動控制設計方案，對電路的整體控制、各項功能的實現(xiàn)、各性能參數(shù)的詳細計算方法以及電路的具體設計等一一進行了闡述，并給出了相關的控制框圖和時序圖，配合靈活的FPGA 的軟件編程以及恰當?shù)腖ED 燈組布局，可以實現(xiàn)良好的LED 背光驅(qū)動控制。

　　相對傳統(tǒng)的CCFL 液晶顯示器背光源存在色階差、色純度低、需高壓驅(qū)動導致功耗大、屏厚度大等缺點而言，LED 背光源以其功耗低、壽命長、更環(huán)保、屏厚度低等優(yōu)點在民用和軍用顯示產(chǎn)品上得到更多應用。尤其是它超強的色彩表現(xiàn)力更是CCFL 背光源遠不及的， 其色彩飽和度達到甚至超過Adobe RGB 和NTSC 色彩標準要求， 可以達到NTSC ratio100%以上平面光源特性， 而CCFL 背光只能實現(xiàn)NTSC 色彩區(qū)域的78%。另外，LED 的高刷新頻率使其在視頻方面有更好的性能表現(xiàn)，LED 顯示屏的單個元素反應速度是CCFL 背光液晶屏的1 000 倍，即使是在強光下也可以照看不誤，并且適應零下40 ℃的低溫。

　　隨著LED 背光源越來越廣泛地應用，其驅(qū)動電路的良好設計也就顯得格外重要。對于普通的小型液晶顯示器而言，通常只要幾個LED 燈便可滿足其顯示要求，因此對驅(qū)動電路的要求也較低。對于中大型液晶顯示器而言，常需要幾十、上百個的LED 燈，對電路驅(qū)動能力的設計要求就更高。筆者介紹的基于LT3599 LED 背光源驅(qū)動控制電路， 可以適用于中大型液晶顯示器(同樣也可適用于小型液晶屏背光源的驅(qū)動)。此電路經(jīng)測試和試驗驗證，能滿足各種常規(guī)中大型液晶顯示器的背光驅(qū)動控制電路的要求。

　　1 LT3599 簡介

　　LT3599 是一款真彩色PWM 脈寬調(diào)控的DC/DC 轉換器，它的占空比高達3 000:1， 帶有4 路LED 驅(qū)動， 每路可驅(qū)動120 mA 電流，且每路的電流大小均可編程控制和獨立開關。

　　它能適應3.1 V～30 VDC 的寬輸入電壓范圍， 輸出電壓高達44 VDC，開關頻率范圍為200 kHz～2.1 MHz，同步時鐘的選擇靈活———即可接外部時鐘也可用自帶同步時鐘。

　　LT3599 帶過壓、欠壓、過流、過熱、抗較大浪涌電流、輸出短路或開環(huán)保護等完善的保護功能，是一款安全可靠的集成控制芯片。

　　2 電路的總體設計

　　整個驅(qū)動控制電路的整體構成框圖如圖1 所示，由多路電源輸出模塊、LT3599 控制模塊、FPGA 可編程PWM 脈寬控制模塊、LED 燈組模塊組成。LT3599 內(nèi)部是升壓電路， 將輸入的電壓在FPGA 模塊的控制下轉換成LED 燈組所需的穩(wěn)定電流和電壓，從而實現(xiàn)亮度、對比度調(diào)節(jié)，提供給液晶屏穩(wěn)定均勻的背光源。

　　圖1 驅(qū)動控制電路系統(tǒng)框圖

　　2.1 多路電源輸出模塊的設計

　　設計時選用了日本COSEL 公司的CBS502424、CBS502403集成電源塊，設計成可調(diào)穩(wěn)壓電路。外部電源只有一路(+28VDC)輸入，經(jīng)內(nèi)部的整流、濾波、電壓轉換和穩(wěn)壓處理后，轉換輸出給FPGA 模塊以及LT3599 控制模塊所需要的+5VDC、+3.3 V 和+24 VDC 等多路電壓。

　　2.2 LT3599 控制模塊的設計

　　LT3599 有2 種封裝：28 個管腳的封裝和32 個管腳的封裝，其中32 個管腳的封裝是熱控增強型封裝，對于高亮及中大型液晶屏來說， 選擇32 個管腳的熱控增強型封裝設計電路更穩(wěn)定可靠。其典型控制電路如圖2 所示。

　　圖2 LT3599 典型應用電路

　　2.2.1 輸出LED 驅(qū)動電流大小的設計

　　#pLT3599 有4 路#e#LT3599 有4 路LED 電流輸出通道， 每路輸出的電流大小在30～120 mA 之間， 具體通過設置ISET管腳所接電阻RISET值大小來控制， 此RISET電阻值范圍在11～44.2 kΩ 之間，RISET值與LED 驅(qū)動電流大小的具體計算方法為：

　　LT3599 通過PWM 脈寬調(diào)控來改變其輸出給的LED 電流值大小，從而改變LED 的亮度，實現(xiàn)對液晶顯示器亮度和對比度的調(diào)節(jié)。PWM 脈寬與LED 電流的關系曲線圖如圖3所示。

　　圖3 PWM 脈寬時序與LED 電流關系圖

　　2.2.2 開關頻率的設計

　　LT3599 有很寬的工作開關頻率，在200 kHz～2.1 MHz之間，具體由管腳RT所接電阻值的大小來決定，RT值與開關頻率大小的關系圖如圖4 所示。

　　圖4 開關頻率與管腳RT所接電阻值關系曲線圖

　　要想設計出最適合的電路開關頻率，需綜合考慮幾個方面：

　　1)開關頻率越高則電感值越小，高頻開關損耗也就越小;

　　2)對于低壓驅(qū)動多個LED 燈的情況，需盡量設置低的開關頻率;

　　3)設計時需考慮總電壓功率的損耗。

　　4)LT3599 內(nèi)部的同步時鐘頻率在240 kHz～1.5 MHz 之間，對于啟用了LT3599 內(nèi)部SYNC 同步時鐘頻率的電路，電路的開關頻率設計時需低于LT3599 內(nèi)部同步頻率的20%，否則會導致電路工作不穩(wěn)定。

　　2.2.3 輸出LED 所需電壓的設計

　　LT3599 輸出電壓的大小通過設置電阻R10、R11的值來確定，計算公式為：

　　為了確保電路長期使用的可靠性和輸出效率，設計時輸出電壓值一般要高于LED 所需電壓的10%。為了減少輸出紋波， 在LT3599 電壓輸出端需還接一個4.7～10 μF 的電容。

　　另外需注意，Vout 管腳處所接肖特基穩(wěn)壓管允許通過的平均電流需大于LED 驅(qū)動電流，此肖特基穩(wěn)壓管的最大反向電壓還需大于LT3599 輸出電壓Vout。

　　2.2.4 保護電路的設計

　　1)過壓保護的設計：通過FB 管腳設計電壓反饋環(huán)路從而實現(xiàn)過壓保護功能。FB 腳參考電壓為1.233 V， 具體的保護電路設計如圖5 所示。

　　圖5 用FB 管腳設計過壓保護電路

　　2)熱保護電路的設計：用VREF、TSET管腳設計熱保護電路。[!--empirenews.page--]預先設定一個LT3599 內(nèi)部極限保護溫度，當LT3599 芯片溫度超過這個值時LT3599 輸出給LED 燈的電流就自動降低，從而使芯片的溫度慢慢降低。LT3599 內(nèi)部設定給VREF的參考電壓時1.227 V，VREF最大輸出100 μA 電流。具體的電路設計如圖6 所示，LT3599 內(nèi)部最大控制節(jié)點的溫度值與電阻R1、R2的選擇對應關系如表1 所示。

　　圖6 用TSET管腳設計溫度保護電路

　　表1 LT3599芯片內(nèi)部最大節(jié)點控制溫度與電阻R1、R2的對應關系

　　3)欠壓保護電路的設計：通過

　　管腳設計欠壓保護電路。為了避免電路在超低電壓下工作導致出現(xiàn)不穩(wěn)定狀況，當此管腳電壓低于1.4 V 時LT3599 會自鎖。LT3599的關斷電壓和接通電壓可分別通過式(3)和式(4)計算而得：

　　當

　　管腳電壓低于1.4 V 或者VIN管腳電壓低于2.7 V 時，欠壓保護就會關閉整個LT3599 電路，避免電路工作在不穩(wěn)定狀態(tài)。具體的電路設計如圖7 所示。

　　圖7 欠壓自鎖控制電路

　　4)FPGA 模塊通過SS 管腳設計軟啟動開關鎖，避免當電路由關斷或自鎖狀態(tài)恢復正常工作時，受到較大的瞬時浪涌電流或過沖電壓的影響。采用軟啟動來恢復工作時，電路的開關頻率會自動降低，以保護電路免受大電流損壞。當VIN<2.7 V 或

　　<1.4 V 時，LT3599 電路會立即自動全部關斷，并通過SS 管腳設置了軟啟動鎖， 防止電路誤啟動。只有當“VIN>2.7 V、

　　>1.4 V、PWM>1 V、SS<0.25 V” 這4個條件同時具備后，由SS 管腳設置的軟啟動鎖才會解開，此時內(nèi)部輸出11 μA 的電流來控制恢復過程中的電流和電壓上升速率。上升速率的快慢與SS 管腳所接電容Css 容量大小有關，具體可由式(5)計算可知，其中Iss 典型值為11 μA。

　　通過SS 管腳設置軟啟動開關鎖的控制時序圖如圖8 所示。

　　圖8 軟開關控制啟動時序圖

　　2.3 FPGA 可編程控制模塊的設計

　　FPGA 采用的是高速串行接口通訊， 和傳統(tǒng)的并行接口相比，串行通訊能提供更大的帶寬、更遠的距離、更低的成本和更高的擴展能力。

　　在設計FPGA對LT3599 的控制功能時，充分利用其內(nèi)部可進行靈活設計的特性。首先檢測視屏驅(qū)動板輸出給顯示屏的視頻信號，識別出非標準信號，必要時FPGA 內(nèi)部產(chǎn)生標準視屏信號，然后對行場同步信號進行數(shù)字濾波、時鐘鎖相，解決因長距離傳輸導致信號出現(xiàn)衰減失真以及電磁干擾等現(xiàn)象，再將RGB 信號按照預定的曲線進行Gamma 和對比度調(diào)節(jié)。

　　在進行視屏信號檢測時， 用板卡上的系統(tǒng)時鐘對輸入HS、VS 等信號的上升沿或下降沿進行計數(shù)，如果在設定時間內(nèi)檢測到邊沿次數(shù)大于某一個限值則表示有信號輸入，否則為無信號輸入。這種方法輸入信號的格式范圍寬、可實現(xiàn)性強。

　　在進行Gamma、對比度調(diào)節(jié)時，F(xiàn)PGA 采用的是通過PC機查表方式，即對每一個輸入給出一個確切的輸出值，此值預先根據(jù)一定的算法計算好、使用C 語言程序編程設定，然后將相關數(shù)據(jù)加到FPGA 工程代碼中。通過預先設定好的通信方式， 在需要進行調(diào)整時， 將要調(diào)整到的信息發(fā)送給FPGA，F(xiàn)PGA 根據(jù)設定好的等級選擇輸出不同的值， 以完成相應的調(diào)整功能。

　　數(shù)字濾波采用的是對FPGA 內(nèi)部的電平調(diào)節(jié)的方式，因為HS、VS 等信號上出現(xiàn)的不正常電磁干擾信號一般脈寬很窄，而HS、VS、DE 的脈寬較寬，因此，只要能夠消除非正常脈沖，就可以保證畫面穩(wěn)定正常顯示。關于數(shù)字濾波解決EMC電磁干擾的時序圖如圖9 所示。

　　圖9 數(shù)字濾波時序圖

　　2.4 LED 燈組

　　由于LED 的亮度是由通過其內(nèi)部的電流決定的，因此進行LED 燈布局時， 一方面要考慮到整個液晶屏的亮度均勻性，另一方面要減小電路微小電壓波動給LED 燈亮度帶來的影響。對于普通中小尺寸的液晶屏，由于背光源大都用的是側光式，LED 燈組可采用串聯(lián)和并聯(lián)相結合的方式。對于大尺寸液晶屏來說背光源一般采用直下式，為了提高亮度均勻性、減輕顯示器重量，LED 燈組還可采用正三角陣列布局，能更好地實現(xiàn)對LED 燈的保護且提高亮度的均勻性。

　　3 結束語

　　本文所介紹的LED 背光驅(qū)動電路， 其電路效率可達90%以上。該電路設計上各相關參數(shù)都可以精確計算和控制，電路的保護措施齊全、控制效果好、抗干擾能力強，并且可以根據(jù)所需背光亮度和屏的大小靈活組合使用。經(jīng)試驗以及使用測試驗證，是一款較理想的驅(qū)動控制電路。