當(dāng)前位置：首頁 > 嵌入式 > 嵌入式教程

Cyclone II如何實(shí)現(xiàn)的DDR SDRAM接口

時(shí)間：2010-06-18 09:03:02

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]Cyclone II如何實(shí)現(xiàn)的DDR SDRAM接口

在不增加電路板復(fù)雜度的情況下要想增強(qiáng)系統(tǒng)性能，改善數(shù)據(jù)位寬是一個(gè)有效的手段。通常來說，可以把系統(tǒng)頻率擴(kuò)大一倍或者把數(shù)據(jù)I/O管腳增加一倍來實(shí)現(xiàn)雙倍的數(shù)據(jù)位寬。這兩種方法都是我們不希望用到的，因?yàn)樗鼈儠黾诱麄€(gè)設(shè)計(jì)系統(tǒng)的復(fù)雜度。在總的數(shù)據(jù)I/O管腳不變的情況下，使用雙數(shù)據(jù)率（DDR）I/O管腳來傳輸和接收數(shù)據(jù)也能夠?qū)崿F(xiàn)雙倍數(shù)據(jù)位寬的要求。DDR器件使用時(shí)鐘的兩個(gè)沿來傳輸數(shù)據(jù)，在時(shí)鐘頻率和數(shù)據(jù)I/O管腳不變的前提下，比單沿?cái)?shù)據(jù)傳輸（SDR）器件快了一倍。DDR數(shù)據(jù)傳輸廣泛應(yīng)用于有快速數(shù)據(jù)傳輸需求的場合，如網(wǎng)絡(luò)、通信、存儲和圖像處理等領(lǐng)域。

    Cyclone II器件支持如SDR SDRAM，DDR SDRAM，DDR2 SDRAM以及QDRII RAM等外部存儲器接口。下面將著重討論Cyclone II器件如何實(shí)現(xiàn)DDR SDRAM接口控制的。
    Cyclone II器件有專用的與DDR SDRAM接口的data（DQ），data strobe（DQS）,clock管腳。一般是8個(gè)DQ信號對應(yīng)與1個(gè)DQS信號，DQS信號和DQ信號從DDR SDRAM輸出時(shí)是沿對齊的。進(jìn)入FPGA后要想實(shí)現(xiàn)中心對齊，即DQS的變化沿與DQ的中心對齊，那么必須在FPGA內(nèi)部對DQS做延時(shí)處理，如Figure 9-1所示。

    DDR輸入接口實(shí)現(xiàn)如Figure 9-11所示。這也是一個(gè)涉及到異步時(shí)鐘域數(shù)據(jù)通信的問題，且看它是如何進(jìn)行同步的。resynch_clk是FPGA內(nèi)部使用的時(shí)鐘，DQS相對與和DQ同步的時(shí)鐘。這兩個(gè)時(shí)鐘其實(shí)是同頻不同相，相位偏移肯定是要滿足FPGA的采樣時(shí)鐘和數(shù)據(jù)信號中心對齊，這涉及到DDR SDRAM的輸出時(shí)鐘信號的相位調(diào)整。

    輸入信號DQS經(jīng)過反向延時(shí)后與DQ信號中心對齊，然后分別使用方向延時(shí)后的DQS信號的下降沿和上升沿鎖存DQ信號前后輸入的數(shù)據(jù)Q0和Q1，同時(shí)在上升沿時(shí)會對前一級采樣的Q0信號再進(jìn)行一次鎖存，從而使Q0和Q1信號在被FPGA同步時(shí)鐘采樣前達(dá)到同頻同相。FPGA內(nèi)部時(shí)鐘通過對經(jīng)過處理后的Q0和Q1信號采樣達(dá)到了雙沿?cái)?shù)據(jù)輸入的采樣。詳細(xì)波形如Figure 9-12所示。

    DDR輸出接口實(shí)現(xiàn)如Figure 9-14所示。經(jīng)過90度相移的DDR SDRAM時(shí)鐘先對FPGA內(nèi)部時(shí)鐘域的待輸出信號進(jìn)行一次鎖存，然后由相移時(shí)鐘的高低電平選擇作為當(dāng)前輸出給DDR SDRAM的數(shù)據(jù)信號。

    詳細(xì)波形如Figure 9-15所示。[!--empirenews.page--]

    雙向接口的實(shí)現(xiàn)只是將前面討論的輸入和輸出方式進(jìn)行綜合。不論是DQ還是DQS信號，在作為FPGA的輸入管腳時(shí)，內(nèi)部給這個(gè)管腳的賦值為高阻態(tài)，從而確保讀取的輸入信號有效。

本站聲明：本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點(diǎn)，本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請及時(shí)聯(lián)系本站刪除。

換一批

13代酷睿絕配！銘瑄終結(jié)者Z790M D5主板圖賞

隨著13代酷睿處理器的上市，銘瑄本次同步發(fā)布了四款Z790主板，包括兩款A(yù)TX、一款mATX，以及一款I(lǐng)TX迷你小板。其中，包括新款MS-終結(jié)者Z790M D5主板，售價(jià)僅1499元。將在10月20日21點(diǎn)隨13代酷睿處...

關(guān)鍵字：酷睿 ATX 接口 DDR

[快科技]

RTX 3060突然嚴(yán)重缺貨！升級版一直難產(chǎn)

x60一直是NVIDIA顯卡最受青睞、最暢銷的序列，最適合主流玩家，性價(jià)比高，RTX 3060也是如此，在過去的9月份是出貨量最好的型號之一。不過近期，RTX 3060又陷入了全面缺貨，預(yù)計(jì)近期仍將持續(xù)，大多數(shù)品牌商的供...

關(guān)鍵字： DDR NVIDIA A10 顯存

[消費(fèi)電子]

腦機(jī)接口技術(shù)最新取得的進(jìn)展：正面臨從動物試驗(yàn)邁向人體試驗(yàn)的關(guān)鍵階段

腦機(jī)接口(Brain Computer Interface，BCI [4] )，指在人或動物大腦與外部設(shè)備之間創(chuàng)建的直接連接，實(shí)現(xiàn)腦與設(shè)備的信息交換。這一概念其實(shí)早已有之，但直到上世紀(jì)九十年代以后，才開始有階段性成果出現(xiàn)...

關(guān)鍵字：腦機(jī) 接口設(shè)備

[程序員寫個(gè)解]

被自己蠢到——WIFI或許借鑒了DDR的設(shè)計(jì)

文章計(jì)算WIFI6采用1024-QAM時(shí)需要將相位分割成636份，2.4G頻率下硬件的響應(yīng)速度要至少達(dá)到0.6ps級別。

關(guān)鍵字： Wi-Fi WIFI6 DDR

[硬件筆記本]

DDR之內(nèi)存時(shí)序

當(dāng)我們購買內(nèi)存條的時(shí)候，會看到內(nèi)存條有如下規(guī)格11-11-11-28，它代表什么意思呢？

關(guān)鍵字：內(nèi)存時(shí)序 DDR

[產(chǎn)業(yè)新聞]

GRL與FuturePlus Systems合作，在全球范圍內(nèi)提供DDR內(nèi)存測試服務(wù)

GRL通過與FuturePlus的合作伙伴關(guān)系，擴(kuò)大了全球七個(gè)實(shí)驗(yàn)室所提供的DDR和LPDDR內(nèi)存測試服務(wù)組合加利福尼亞州圣克拉拉市2022年9月15日 /美...

關(guān)鍵字： DDR FUTURE SYSTEMS 內(nèi)存

[美通社全球TMT]

思靈機(jī)器人“A+定義下一代機(jī)器人智能”全球線上產(chǎn)品發(fā)布

（全球TMT2022年9月6日訊）9月5日，思靈機(jī)器人發(fā)布“Agile Core & Diana”系列產(chǎn)品。本系列產(chǎn)品包括軟件Agile Core，和兩個(gè)智能力控機(jī)器人diana7系列。其中，思靈自主研發(fā)的操作...

關(guān)鍵字：機(jī)器人 CORE AN 接口

[產(chǎn)業(yè)新聞]

瀾起科技發(fā)布業(yè)界首款DDR5第一子代時(shí)鐘驅(qū)動器工程樣片

上海2022年9月1日 /美通社/ -- 瀾起科技宣布在業(yè)界率先推出DDR5第一子代時(shí)鐘驅(qū)動器（簡稱CKD或DDR5CK01）工程樣片，并已送樣給業(yè)界主流內(nèi)存廠商，該產(chǎn)品將用于新一代臺式機(jī)和筆記本電腦的內(nèi)存。瀾起科技...

關(guān)鍵字： DDR 驅(qū)動器時(shí)鐘驅(qū)動內(nèi)存

[美通社全球TMT]

IMAX中國2022年暑期檔票房超3億元；亞馬遜云科技二度亮相中國國際服務(wù)貿(mào)易交易會

（全球TMT2022年9月1日訊）IMAX中國宣布2022年暑期檔IMAX總票房達(dá)到3.03億元人民幣，較去年同期大幅增長34%。與此同時(shí)，2022年全國暑期檔票房達(dá)到92億元，較去年增長24%。目前全國有680家IM...

關(guān)鍵字：亞馬遜 DDR 內(nèi)存安集科技

[劉巖軒]

應(yīng)對高速DDR5模組的設(shè)計(jì)挑戰(zhàn)，Rambus推出DDR5串行檢測集線器和溫度傳感器

在DDR4出現(xiàn)十年之后，DDR5翩翩來遲。作為十年之久的換代，DDR5的設(shè)計(jì)上實(shí)現(xiàn)了諸多突破：新的通道設(shè)計(jì)、片內(nèi)ECC、片上PMIC、更多溫度傳感器乃至插槽缺口的位移等。新的設(shè)計(jì)規(guī)范和標(biāo)準(zhǔn)，讓內(nèi)存容量、帶寬和傳輸速率得以...

關(guān)鍵字： SPD DDR5 DIMM Rambus 接口