日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置：首頁 > 嵌入式 > 嵌入式教程

在FPGA設(shè)計(jì)中使用Precision RTL 綜合實(shí)例

時(shí)間：2010-06-21 16:21:45
關(guān)鍵字： FPGA設(shè)計(jì)    PRECISION    RTL    VHDL   
手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]在FPGA設(shè)計(jì)中使用Precision RTL 綜合實(shí)例

數(shù)字濾波器通常分成有限脈沖響應(yīng)（finite impulse response，也就是FIR）和
無限脈沖響應(yīng)（infinite impulse response，也就是IIR）兩大類。FIR 濾波器相對(duì)
于IIR濾波器而言，優(yōu)點(diǎn)是相位線性和性能穩(wěn)定，應(yīng)用范圍廣，缺點(diǎn)是需要長的
沖擊響應(yīng)（即高階數(shù)）才能得到理想的結(jié)果，實(shí)現(xiàn)難度較大。因此在FPGA 上實(shí)
現(xiàn)高性能FIR 濾波器是很具有挑戰(zhàn)性的。下面我們用幾種不同的方法來完成FIR
濾波器設(shè)計(jì)，并進(jìn)行比較。
FIR 濾波器的系數(shù)為{11，-69， -51， 61， 85， -72， -198， -37， 234，
72，-631，-922，594，4185，8139，9871，8139，4185，594，-922，-631，72，
234，-37，-198，-72，85，61，-51，-69，11}。兩路輸入，輸入信號(hào)位寬為7，
輸出信號(hào)位寬為23。
設(shè)計(jì)輸入為VHDL 語言，輸入輸出信號(hào)聲明如下：
entity receive_low_pass_filter is
port (chip_input_i : in signed(6 downto 0);

chip_input_q : in signed(6 downto 0);
clk : in std_logic;
reset : in std_logic;
data_i_channel_output : out signed(22 downto 0);
data_q_channel_output : out signed(22 downto 0) );
end receive_low_pass_filter;
第一種方法：使用Altera 公司的QuartusII3.0 單獨(dú)完成整個(gè)設(shè)計(jì)過程，
在Quartus 中新建一個(gè)項(xiàng)目（project），然后將VHDL 文件添加進(jìn)去，我們選
擇APEX 系列20K1000EBC652 芯片，執(zhí)行Start Compilation，得到時(shí)序分析報(bào)
告，發(fā)現(xiàn)最大頻率為72.19MHz。
第二種方法：使用Precision RTL 綜合在不使用任何約束條件下對(duì)VHDL 文件
進(jìn)行綜合，如圖2 所示。

圖 2 Precision RTL 綜合界面
用綜合得到的網(wǎng)表文件（EDIF 文件）代替Quartus 項(xiàng)目中的VHDL 文件，執(zhí)
行Start Compilation，得到時(shí)序分析報(bào)告，發(fā)現(xiàn)最大頻率為95.2MHz。

B 時(shí)序仿真
圖4 仿真結(jié)果
以上實(shí)例充分驗(yàn)證了Precision RTL 綜合在FPGA 設(shè)計(jì)中的重要作用，它對(duì)我們?cè)O(shè)計(jì)水平的提高有很大幫助。

作者：Juventus9554

本站聲明： 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點(diǎn)，本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

（全球TMT2022年5月24日訊）2022年5月24日，亞馬遜云科技宣布，亞馬遜云科技合作伙伴上海欣兆陽（Convertlab）依托亞馬遜云科技"云、數(shù)、智三位一體"服務(wù)組合，打造面向未來的數(shù)據(jù)智能營銷解決方案。把亞...

關(guān)鍵字： CONVERT LAB RTL 亞馬遜

此次挑戰(zhàn)賽旨在助力工程師將Spartan-6 FPGA設(shè)計(jì)遷移到7系列

關(guān)鍵字： e絡(luò)盟 FPGA設(shè)計(jì) Arty S7開發(fā)板

在這篇文章中，小編將對(duì)FPGA的相關(guān)內(nèi)容和情況加以介紹以幫助大家增進(jìn)對(duì)它的了解程度，和小編一起來閱讀以下內(nèi)容吧。

關(guān)鍵字： FPGA 芯片 VHDL

可編程邏輯器件是通過EDA技術(shù)將電子應(yīng)用系統(tǒng)的既定功能和技術(shù)指標(biāo)具體實(shí)現(xiàn)的硬件載體，F(xiàn)PGA作為實(shí)現(xiàn)這一途徑的主流器件之一，具有直接面向用戶，靈活性和通用性極大，使用方便，硬 件測(cè)試和實(shí)現(xiàn)快捷等特點(diǎn)。

關(guān)鍵字： EDA FPGA VHDL

1、面積與速度的平衡與互換這里的面積指一個(gè)設(shè)計(jì)消耗FPGA/CPLD的邏輯資源的數(shù)量，對(duì)于FPGA可以用消耗的FF（觸發(fā)器）和LUT（查找表）來衡量，更一般的衡量方式可以用設(shè)計(jì)所占的等價(jià)邏輯門數(shù)。速度指設(shè)計(jì)在芯片上穩(wěn)定運(yùn)...

關(guān)鍵字： FPGA設(shè)計(jì)

摘要：針對(duì)傳統(tǒng)基于單片機(jī)設(shè)計(jì)的出租車計(jì)費(fèi)器系統(tǒng)的諸多不足，提出了一種利用VHDL設(shè)計(jì)的基于CPLD的出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)方案。該方案模擬了出租車的啟動(dòng)、停止、暫停、換擋等功能，并用動(dòng)態(tài)掃描電路顯示出租車所走的里程及其所...

關(guān)鍵字： VHDL CPLD 出租車計(jì)費(fèi)器 QuartusII

比賽鼓勵(lì)社區(qū)成員使用Diligent Cmod S7參賽來檢驗(yàn)自身的FPGA技能

關(guān)鍵字： e絡(luò)盟 FPGA設(shè)計(jì) 圖像識(shí)別

關(guān)注、星標(biāo)公眾號(hào)，直達(dá)精彩內(nèi)容來源|導(dǎo)航圈作者|北斗天璣RTLS即RealTimeLocationSystems的簡稱，實(shí)時(shí)定位系統(tǒng)。RTLS是一種基于信號(hào)的無線電定位手段，可以采用主動(dòng)式，或者被動(dòng)感應(yīng)式。其中主動(dòng)式分為...

關(guān)鍵字： RTL

學(xué)習(xí)電子工程的過程中離不開大量的實(shí)驗(yàn)和動(dòng)手練習(xí)，就如同開車一樣，學(xué)習(xí)理論數(shù)載，如果從來沒有打幾把方向盤，踩幾腳油門然后再被教練緊急剎車幾次，仍然不會(huì)開車。正所謂，看別人做一百次，不如自己練一次。

關(guān)鍵字： FPGA設(shè)計(jì) 嵌入式

1. 面積與速度的平衡與互換 這里的面積指一個(gè)設(shè)計(jì)消耗FPGA/CPLD的邏輯資源的數(shù)量，對(duì)于FPGA可以用消耗的FF（觸發(fā)器）和LUT（查找表）來衡量，更一般的衡量方式可以用設(shè)計(jì)所占的等價(jià)邏輯門數(shù)。 速度指設(shè)計(jì)在芯片上...

關(guān)鍵字： FPGA設(shè)計(jì)

嵌入式教程

6897 篇文章

關(guān)注

發(fā)布文章

編輯精選

技術(shù)子站

關(guān)閉