一、串行數據系統的基本知識

隨著串行數據速率的不斷提升，串行數據系統的傳輸結構也不斷的發(fā)生著變化以適應高速傳輸的要求：

下圖1所示為不同的數據速率所對應的系統傳輸結構：

圖1不同數據速率下對應的系統傳輸結構

從左到右依次為全局時鐘系統結構、源同步時鐘系統結構、嵌入式時鐘系統結構，隨著數據速率的進一步提升，還有可能出現其它多種結構，如下圖2的前向時鐘系統結構，在10Gbps以上的串行數據傳輸系統中很可能會使用這種傳輸結構

圖2前向時鐘系統結構（ForwardedClockSystem）

從上圖1中可以看出：

1、典型串行數據傳輸系統主要構成因素包括：發(fā)送端TX，接收端RX，時鐘信號及其傳輸通道，數據信號及其傳輸通道

2、隨著數據速率的提升，串行數據系統傳輸結構發(fā)生的變化主要集中在時鐘信號及其傳輸通道的變化，在當前新一代的串行數據系統中，如PCIExpress(I，II)，SATA(I，II)等，已經沒有了專門的時鐘信號傳輸通道，而是將時鐘信號嵌入到了數據中進行傳輸，因此需要在接收端能有效的將時鐘恢復出來

那么為何數據速率的提升需要改變時鐘信號及其傳輸結構呢？了解下接收端芯片的基本工作原理會有助于我們理解這些變化。

通信系統的實質是通過一段介質發(fā)送或者接收數據。發(fā)送端TX發(fā)出不同編碼形式的高速串行數據，經過一段鏈路傳輸后到達接收端RX，串行數據在傳輸過程中會受到各種各樣的干擾，引起數據的抖動，串行數據系統工作的目的就是要盡可能的減少這些干擾的影響使得接收端能準確無誤的恢復出發(fā)送端發(fā)送過來的數據。如下圖3所示，

圖3串行數據系統中接收端接收數據的圖示

由于接收端（一般是由D觸發(fā)器構成）需要使用時鐘采樣來完成同步接收數據，因此時鐘信號和數據信號之間的同步關系是非常重要的，即必須要滿足一定的建立時間和保持時間。因此串行數據時鐘系統結構的變化最根本上是為了滿足時鐘與數據之間的時序關系，以便接收端能正確的接收到信號。

接收端D觸發(fā)器的工作原理

圖4D觸發(fā)器的基本功能

D觸發(fā)器觸發(fā)直流電平示例（時鐘上升沿觸發(fā)）：

圖5D觸發(fā)器接收無翻轉電平信號

可見，當輸入觸發(fā)器的電平沒有翻轉時，觸發(fā)器能穩(wěn)定的恢復出輸入信號。

D觸發(fā)器觸發(fā)觸發(fā)脈沖信號示例（時鐘上升沿觸發(fā)）：

圖6D觸發(fā)器接收翻轉的電平信號

（如果時鐘和數據之間的相對抖動偏差太大，將會導致圖示D觸發(fā)器輸出信號的邏輯翻轉錯誤或者不穩(wěn)定）

當數據信號的電平發(fā)生翻轉后，時鐘邊沿與數據邊沿需要一定的建立時間來鎖存數據；同時，數據信號的電平需要一定的保持時間讓時鐘能穩(wěn)定的鎖存數據。為了讓建立時間和保持時間最大化，時鐘最好能出現在數據比特位的中央。但是由于數據或者時鐘存在抖動，抖動較大時，無法滿足建立時間和保持時間的要求，D觸發(fā)器可能輸出錯誤的數據，產生誤碼。特別是在高速數字電路中，速率的增加導致建立時間和保持時間的余量越來越小，由于抖動產生誤碼的概率越來越高，所以，時鐘和數據的抖動測試非常重要。

二、抖動的基本概念

抖動的定義為信號在電平轉換時，其邊沿與理想時間位置的偏移量。抖動比較大時可能出現：并行總線的建立保持時間余量不夠、時鐘穩(wěn)定度差、串行信號接收端誤碼率高等現象。

圖7理想數字信號和實際數字信號的差別

研究串行數據系統的抖動主要是研究時鐘與串行數據的相對抖動，而不是單純的指時鐘抖動或者數據抖動。也就是說即使時鐘有很大的抖動，但是只要數據也存在同樣大的抖動，則兩者之間的相對抖動仍舊很小，時鐘和數據之間的建立時間和保持時間也仍舊能夠得到保證。如下圖所示：

圖8串行數據系統中研究數據和時鐘之間的相對抖動才是最重要的，目標是使得數據信號和時鐘信號同相位

當帶有抖動的數據信號與帶有抖動的時鐘信號出現較大的相位偏差時，系統即有可能出現建立時間、保持時間不夠，出現誤碼等情況；這個偏差叫做串行數據的時間間隔誤差（TIE，timeintervalerror）。每一個時鐘邊沿和數據邊沿都會有一個時間間隔誤差，那么我們需要關注哪一個邊沿的TIE呢？還是關注一段時間內（一定的波形數量）所有波形邊沿的TIE的累積效果呢？需要多少波形數據統計運算得到的TIE才符合要求呢？搞清楚這幾個問題需要了解下串行數據系統中經常用到的另外一個概念：誤碼率（BER，biterrorrate）