當(dāng)前位置：首頁 > 模擬 > 模擬

中芯國際與Cadence共推65納米低功耗解決方案

時間：2009-10-30 15:31:00

關(guān)鍵字： CADENCE 中芯國際低功耗低功耗設(shè)計

手機(jī)看文章

掃描二維碼
隨時隨地手機(jī)看文章

[導(dǎo)讀]電子設(shè)計企業(yè)Cadence設(shè)計系統(tǒng)公司今天宣布推出一款全面的低功耗設(shè)計流程，面向基于中芯國際65納米工藝的設(shè)計工程師。該流程以Cadence低功耗解決方案為基礎(chǔ)，通過使用一個單一、全面的設(shè)計平臺，可以更加快速地實現(xiàn)尖

電子設(shè)計企業(yè)Cadence設(shè)計系統(tǒng)公司今天宣布推出一款全面的低功耗設(shè)計流程，面向基于中芯國際65納米工藝的設(shè)計工程師。該流程以Cadence低功耗解決方案為基礎(chǔ)，通過使用一個單一、全面的設(shè)計平臺，可以更加快速地實現(xiàn)尖端、低功耗半導(dǎo)體產(chǎn)品的設(shè)計。

“目前，功耗已成為一個關(guān)鍵的設(shè)計制約因素，從技術(shù)和成本的角度來說，它同時序和面積一樣重要”，SMIC設(shè)計服務(wù)中心副總裁劉明剛表示，“SMIC-Cadence Reference Flow 4.0具有先進(jìn)的自動化低功耗設(shè)計功能，能夠滿足低功耗設(shè)計創(chuàng)新的需要。”

通過低功耗芯片的設(shè)計實現(xiàn)，完成了對該設(shè)計流程的確認(rèn)。上述芯片利用了 SMIC 的內(nèi)部設(shè)計65納米庫，包括有效的電流源模型(ECSM)標(biāo)準(zhǔn)單元、功耗管理單元、PLL、SRAM 和 I/O 庫。該設(shè)計中所采用的低功耗技術(shù)包括功率門控和多電源/多電壓(MSMV)技術(shù)，可以降低漏電和動態(tài)功耗消耗。

“能率對許多新型半導(dǎo)體產(chǎn)品來說都是一個關(guān)鍵的要求，然而設(shè)計者有時卻認(rèn)為關(guān)注于功耗只是最近才剛剛興起，因而伴隨著很多風(fēng)險”，Cadence公司產(chǎn)品營銷副總裁 Steve Carlson 表示，“Cadence 低功耗解決方案提供了全面的、經(jīng)過硅驗證的從前端到后端的流程，面向基于SMIC的65納米工藝技術(shù)的設(shè)計者，它包括對功能和結(jié)構(gòu)的驗證，同時提高了生產(chǎn)率。該解決方案快速、易用并經(jīng)過了實踐檢驗。”

本站聲明：本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點，本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系本站刪除。

換一批

使用超低壓 MOSFET 陣列進(jìn)行電路設(shè)計-亞閾值電壓操作

在閾值電壓或低于閾值電壓時，EPAD MOSFET 在稱為亞閾值區(qū)域的工作區(qū)域中表現(xiàn)出關(guān)斷特性。這是 EPAD MOSFET 傳導(dǎo)通道根據(jù)施加的柵極電壓快速關(guān)閉的區(qū)域。由柵電極上的柵電壓引起的溝道呈指數(shù)下降，因此導(dǎo)致漏極...

關(guān)鍵字：超低壓 MOSFET 低功耗設(shè)計

[功率器件]