美國北卡羅萊納州立大學(North Carolina State University)最近宣布開發(fā)出一種“通用(universal)”
內存技術,號稱結合了
DRAM的速度,同時具備閃存的非揮發(fā)特性與密度優(yōu)勢。
研究人員表示,這種新內存技術采用了雙浮動柵(double floating-gate)場效晶體管(FET),能允許
計算機將目前未被存取的內存斷電,因此能大幅降低包括可攜式/桌上型PC與服務器、數(shù)據(jù)中心等各種計算機的耗電量?!安捎梦覀兊男率诫p浮動柵架構之內存,速度應可媲美DRAM,但需要經常刷新(refresh);其密度則可達到閃存的水平?!北笨_萊納州立大學電子工程教授Paul Franzon表示。
雙浮動柵是以直接穿隧(direct tunneling)方式儲存電荷來代替位,而不是像閃存那樣透過熱電子注入(hot electron injection),并因此能以較低的電壓運作。由于堆棧中的第一個浮動柵會泄漏(leaky),因此需要跟DRAM差不多的刷新頻率(16毫秒);但透過提高電壓,其數(shù)據(jù)值(data value)可被轉移到第二個浮動柵——其角色更類似傳統(tǒng)閃存,可提供較長期間的非揮發(fā)性儲存。
當計算機在運作中,可正常使用雙浮動柵FET作為主
存儲器;在計算機閑置時,其數(shù)據(jù)值就能轉移到第二個浮動柵,以將內存芯片斷電。當計算機需要再次存取所儲存的數(shù)據(jù)值,第二個浮動柵會快速將所儲存的電荷轉回去第一個浮動柵,并恢復正常運作。“我們相信這種新內存組件,能實現(xiàn)依運算需求比例式分配功率(power-proportional)的
計算機,讓內存可在低使用率期間被關閉,又不影響系統(tǒng)性能?!盕ranzon表示。
雙浮動柵FET內存架構
到目前為止,研究人員僅在新的FET設計采用該種雙浮動柵架構,現(xiàn)在正進行周期性測試,以確保可從浮動柵進行內存儲存與復原,且不會造成最終使內存組件耗損的疲乏效應。舉例來說,如閃存是在熱載子注入時采用非常高的電壓,因此該類內存組件僅能耐受約1萬次的讀/寫周期。雙浮動柵FET采用低電壓,不過還需透過周期性測試才能確定該類組件是否會出現(xiàn)過度疲乏效應。
如果測試組件通過了周期性測試,研究人員接下來將以該架構打造真正的半導體
內存;該任務預定在2012年開始進行
本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內容侵犯您的權益,請及時聯(lián)系本站刪除。