IP核設計 提供15％時序余量0' title='Altera推出4個新IP核設計 提供15％時序余量0' style="display: block; margin-left: auto; margin-right: auto;" />

元器件交易網(wǎng)訊 11月20日消息，據(jù)外媒Electronicsweekly報道，世界一流的FPGA、CPLD和ASIC半導體生產(chǎn)商Altera公司宣布，研發(fā)出4個新的IP核設計，拓展更新了MegaCore IP 核系列，具有超高性能和超低延遲等特點，其中包括100G Interlaken、100G Ethernet、 40G Ethernet 和 10G Ethernet IP。

新的IP核設計支持的系列包括Stratix V FPGA系列、第10代FPGA IP內(nèi)核系列、SoC IP內(nèi)核系列等。

同時，Altera公司拓展更新的4個IP內(nèi)核新設計提供了15％的時序余量，產(chǎn)品設計能夠快速實現(xiàn)時序收斂。此外，公司內(nèi)部開發(fā)的Interlaken知識產(chǎn)權(quán)(IP)內(nèi)核，通過了通用性測試。IP內(nèi)核完全符合Interlaken協(xié)議定義1.2版，可提供高性價比無風險解決方案，并能在FPGA中迅速實現(xiàn)。

Altera公司元器件產(chǎn)品市場資深總監(jiān)Luanne Schirrmeister評論說：“Interlaken協(xié)議支持高速芯片間的數(shù)據(jù)包傳送，是設備生產(chǎn)商采用的流行解決方案，Altera致力于通過前沿FPGA為用戶提供全套的Interlaken解決方案。通過提供支持數(shù)據(jù)速率高達10-Gbps的Interlaken解決方案，Altera推進了業(yè)界向100G系統(tǒng)的發(fā)展。”

MegaCore IP內(nèi)核系列包含的新IP內(nèi)核有：

100G Interlaken IP內(nèi)核——利用軟PCS提供低于200ns往返延遲

100G以太網(wǎng)IP內(nèi)核——提供160ns的延遲

40G以太網(wǎng)IP內(nèi)核——提供現(xiàn)有40G以太網(wǎng)IP核基礎上尺寸小于40％以及低于60％的延遲

10G以太網(wǎng)IP內(nèi)核——提供現(xiàn)有基礎上尺寸小于20％和更低24％的延遲

IP內(nèi)核供貨信息

數(shù)據(jù)中心和網(wǎng)絡設備開發(fā)人員可以通過最新的Quartus II軟件13.1版來使用所有IP內(nèi)核，Quartus II v13.1軟件下載請登錄Altera公司網(wǎng)站。

如果需要了解Altera最新IP內(nèi)核的詳細信息，請訪問http://www.altera.com.cn/products/ip/news/ip-whats-new.html。

(元器件交易網(wǎng)龍燕 編譯)

外媒原文：

Altera has made four new IP cores available in its MegaCore library – an ultra-high performance and ultra-low latency 100G Interlaken, 100G Ethernet, 40G Ethernet and 10G Ethernet IP.

Developers of data centres and networking equipment can use the cores by downloading Altera’s Quartus II software v13.1.

All IPs included in the MegaCore IP library are validated and demonstrated in silicon.

The IP cores deliver 15 percent timing margin for faster timing closure.

The new Interlaken and Ethernet IP cores are optimised for use in Altera’s high-performance Stratix V FPGA as well as future Generation 10 FPGAs and SoCs.

Customers today via early access software are using these cores in 20 nm Arria 10 FPGAs.

The new IP cores included in the MegaCore IP library include:

100G Interlaken IP Core which leverages a soft PCS to deliver roundtrip latency under 200ns.

100G Ethernet IP Core – with latency of 160ns

. 40G Ethernet IP Core – 40 percent smaller and 60 percent lower latency than existing 40G Ethernet IP core.

10G Ethernet IP Core – 20 percent smaller and 24 percent lower latency than any existing 10G Ethernet IP core.