日前，Altium 宣布推出擁有 100 多項(xiàng)新特性的最新版一體化電子產(chǎn)品設(shè)計(jì)解決方案，從而使截然不同的設(shè)計(jì)領(lǐng)域進(jìn)一步實(shí)現(xiàn)了關(guān)聯(lián)融合。

首次實(shí)現(xiàn)與機(jī)械領(lǐng)域的真正協(xié)作
電子產(chǎn)品通常需要某種形式的包裝與外殼，但傳統(tǒng)上電子設(shè)計(jì)人員與機(jī)械設(shè)計(jì)人員之間鮮有聯(lián)系。要將電子產(chǎn)品放進(jìn)機(jī)械外殼中，過(guò)去更多是靠運(yùn)氣，而非通過(guò)良好的管理來(lái)實(shí)現(xiàn)。

Altium 推出了一款可真正解決這些問(wèn)題的高效解決方案，能將電子設(shè)計(jì) (ECAD) 與外殼的機(jī)械設(shè)計(jì) (MCAD) 工作相互匹配聯(lián)系，徹底改變了現(xiàn)狀。如今，電子設(shè)計(jì)人員能夠首次采用非專有技術(shù)直接與機(jī)械設(shè)計(jì)建立聯(lián)系，將 ECAD 和 MCAD 實(shí)現(xiàn)整合。Altium Designer 的現(xiàn)有 3D 電路板設(shè)計(jì)功能獲得增強(qiáng)，可直接鏈接至外接 STEP 模型（所有主要 MCAD 軟件均支持的一種智能化 3D 文件格式）。這就是說(shuō)，電子設(shè)計(jì)人員現(xiàn)在能直接將在 MCAD 軟件中完成的機(jī)械組裝或設(shè)計(jì)方案導(dǎo)入至 Altium Designer 中。此外，我們還添加了多種相關(guān)特性，如能在設(shè)計(jì)方案中全面檢驗(yàn)任意對(duì)象之間是否存在干擾/間距問(wèn)題，如電子組件及其外殼等對(duì)象。Altium Designer可以檢測(cè)到對(duì)源 STEP 模型的更新，并在電子與機(jī)械域之間建立起動(dòng)態(tài)鏈接。

Altium Designer 現(xiàn)在還可讀寫(xiě) STEP 文件，因此電子設(shè)計(jì)人員能在 PCB 與機(jī)械設(shè)計(jì)套件（取決于所用的 MCAD 系統(tǒng)）之間建立動(dòng)態(tài)鏈接。

電子設(shè)計(jì)人員能夠以互動(dòng)的方式靈活調(diào)節(jié)板面布局、組件放置乃至組件封裝選擇等，以滿足外殼設(shè)計(jì)建議的要求。他們能確保 PCB 符合機(jī)械組件的間距限制要求，并能在電路板進(jìn)入原型設(shè)計(jì)或制造階段之前根據(jù)實(shí)際的外殼設(shè)計(jì)直接測(cè)試間距大小，從而顯著減少 ECAD 與 MCAD 循環(huán)設(shè)計(jì)過(guò)程中所需重復(fù)測(cè)試的次數(shù)，讓電子產(chǎn)品的設(shè)計(jì)工作變得更為簡(jiǎn)單。

Design Insight 支持自動(dòng)預(yù)覽
Altium Designer 在 PCB 設(shè)計(jì)環(huán)境中通過(guò)所謂“Board Insight”提供眾多特性?，F(xiàn)在，Altium 進(jìn)一步擴(kuò)展了 Board Insight 原理，推出了首個(gè) Design Insight 特性集。

在新的 Document Insight 模式下，您只需將鼠標(biāo)放在 Project Panel 或 Document Bar 上就能自動(dòng)預(yù)覽文檔。在 Project Insight 模式下，您只需將鼠標(biāo)放在 Projects Panel 項(xiàng)目圖標(biāo)上就能預(yù)覽所有文檔。隨后就能從預(yù)覽中選擇打開(kāi)或跳轉(zhuǎn)至任意文檔。

在 Connectivity Insight 模式下，設(shè)計(jì)人員只需將鼠標(biāo)放在結(jié)構(gòu)圖源文件的任意網(wǎng)上，就能在彈出窗口中預(yù)覽與該網(wǎng)相連的所有項(xiàng)目文檔與連接節(jié)點(diǎn)列表。設(shè)計(jì)人員只需點(diǎn)擊任意連接就能直接跳轉(zhuǎn)。

上述 Design Insight 特性相互配合，不僅加快了項(xiàng)目導(dǎo)航的速度，同時(shí)還提高了易用性與直觀性。

Design Insight 可將項(xiàng)目與文檔導(dǎo)航以及信息顯示提升至平臺(tái)層面，從而使設(shè)計(jì)人員能夠最大限度地利用 Altium Designer 的一體化環(huán)境。在 Design Insight 模式下開(kāi)發(fā)的特性能跨多個(gè)文檔類型與設(shè)計(jì)編輯器工作，并能在整個(gè)環(huán)境中提供高效的解決方案，以便跨多個(gè)項(xiàng)目與設(shè)計(jì)領(lǐng)域解決設(shè)計(jì)復(fù)雜性不斷提高的管理難題。

最新的設(shè)計(jì)數(shù)據(jù)發(fā)布特性進(jìn)一步完善設(shè)計(jì)發(fā)布管理
在電子產(chǎn)品的整個(gè)壽命期間，需要以多種形式發(fā)布多種不同的文件，其中包括制造文件、各類設(shè)計(jì)文件、文檔所需的文件、規(guī)范文件、采購(gòu)材料單，以及各種其他的數(shù)據(jù)。如果不做好管理工作，那么收集上述信息的工作量將非常大，而且會(huì)帶來(lái)問(wèn)題。

Altium 顯著簡(jiǎn)化了通過(guò) Output Job 編輯器生成正確輸出的工作，可通過(guò)編輯器提供的統(tǒng)一界面定義所有需要的輸出。信息能夠以項(xiàng)目級(jí)存儲(chǔ)，從而確保設(shè)計(jì)人員隨時(shí)都能重復(fù)創(chuàng)建任意所必須的輸出文件。

現(xiàn)在，Altium 在 Output Job 編輯器中增加了 Output Media 選項(xiàng)，進(jìn)一步簡(jiǎn)化了生成不同輸出文件類型的工作，使設(shè)計(jì)人員能將多種輸出整合為單個(gè)媒體類型。舉例來(lái)說(shuō)，設(shè)計(jì)人員可在同一 PDF 輸出中整合結(jié)構(gòu)圖、合成的 PCB 板面圖以及材料清單（BoM）等。

設(shè)計(jì)人員可自定義并命名多個(gè)同類的 Media Output，將多個(gè)輸出歸為一組，并以多種方式生成輸出。

設(shè)計(jì)人員如今不必單獨(dú)生成不同的輸出文件，也不必再將這些不同的輸出文件手動(dòng)整合為最終輸出。他們可精確定義打印或發(fā)布到 PDF 的信息，然后通過(guò)統(tǒng)一的操作生成最終輸出。

全新的內(nèi)電層顯示技術(shù)消除了制造差異
隨著新技術(shù)的涌現(xiàn)以及新式設(shè)計(jì)方法成為主流，Altium 可幫助設(shè)計(jì)人員充分利用這些創(chuàng)新發(fā)展優(yōu)勢(shì)。

內(nèi)電層的使用正在所有設(shè)計(jì)領(lǐng)域中變得越來(lái)越常見(jiàn)。這種技術(shù)變得日益復(fù)雜，需要設(shè)計(jì)人員提高復(fù)雜電層配置的設(shè)計(jì)技巧。在 Altium Designer 中，對(duì)電層的支持得到了大幅改進(jìn)和增強(qiáng)。

如今，內(nèi)電層現(xiàn)在可在 PCB 編輯器中實(shí)現(xiàn) 100% 精確的 2D 和 3D 建模顯示。此外，DRC 現(xiàn)在包括了電層的實(shí)時(shí)連接檢驗(yàn)功能，可檢測(cè)到因電層分裂導(dǎo)致的斷網(wǎng)問(wèn)題，焊盤(pán)和引線的隔離，以及缺少散熱的連接等。

上述功能增強(qiáng)的最終結(jié)果就是確保設(shè)計(jì)人員在 PCB 編輯器中創(chuàng)建并確認(rèn)的內(nèi)部信號(hào)電層能夠轉(zhuǎn)變?yōu)橐惶渍_的制造文件，從而消除設(shè)計(jì)與制造文件之間的偏差，進(jìn)而幫助他們更好地了解到電層的最終形態(tài)、連接性和電氣完整性。此外，還可以減少引入制造領(lǐng)域的錯(cuò)誤，整體避免原型設(shè)計(jì)出現(xiàn)問(wèn)題。
 
通過(guò)新版本的控制系統(tǒng)集成度完善管理
Altium 在設(shè)計(jì)接口中直接集成了版本控制功能，同時(shí)還提供了可實(shí)現(xiàn)圖形文件直接比較的專用特性，從而解決了不同版本圖形文件在設(shè)計(jì)人員所工作的系統(tǒng)中繁瑣的版本比較問(wèn)題。

Altium Designer 提供了強(qiáng)大的區(qū)分引擎，甚至能夠在不影響連接性的情況下在不同版本的結(jié)構(gòu)圖或 PCB 文件之間突顯最細(xì)小的圖形變化。 

Altium 進(jìn)一步加強(qiáng)了版本控制支持，允許從版本控制庫(kù)中進(jìn)行設(shè)計(jì)文件的后臺(tái)讀取和升級(jí)。這樣，設(shè)計(jì)人員就可以將精力集中于設(shè)計(jì)任務(wù)之上，而不用等待完成版本更新，對(duì)于較大型項(xiàng)目而言，這有助于大幅節(jié)約時(shí)間。此外，設(shè)計(jì)人員在項(xiàng)目中僅需一個(gè)簡(jiǎn)單的命令就能升級(jí)所有工作文件副本，從而大大簡(jiǎn)化了管理大量變動(dòng)的工作。

用新型自定義虛擬儀器組件實(shí)現(xiàn) FPGA 的內(nèi)部測(cè)試
Altium 堅(jiān)信，電子設(shè)計(jì)的未來(lái)在于核心系統(tǒng)功能的實(shí)施要跳出固定硬件的束縛，進(jìn)而支持“軟”器件智能，也就是將功能通過(guò)編程提供給產(chǎn)品，而不是只通過(guò)硬件提供固定的功能。FPGA等器件的硬件功能的轉(zhuǎn)移，意味著采用物理連接在不同組件間傳輸信號(hào)的傳統(tǒng)電路測(cè)試法已不可行。在傳統(tǒng)的FPGA設(shè)計(jì)流程中，我們通常用仿真來(lái)替代直接測(cè)試。但系統(tǒng)級(jí)仿真極其困難，需要花費(fèi)大量時(shí)間。

為了解決上述問(wèn)題，Altium 推出了虛擬儀表的概念?；?nbsp;FPGA 的組件執(zhí)行 bench-top 測(cè)試儀表中常見(jiàn)的功能。儀表的硬件部分連接到結(jié)構(gòu)圖級(jí)的設(shè)計(jì)方案中，并隨正在開(kāi)發(fā)的電路下載到FPGA。我們隨后通過(guò) Altium Designer 環(huán)境自帶的軟件前面板來(lái)控制儀表。

Altium Designer 為虛擬儀表控制增加了新的功能，推出了全新的 Custom Instrument。現(xiàn)在，設(shè)計(jì)人員能構(gòu)建自己的儀表來(lái)監(jiān)視并控制 FPGA 中的信號(hào)。設(shè)計(jì)人員可選擇所需的輸入輸出數(shù)量和類型，在 DelphiScript 中創(chuàng)建個(gè)性化腳本來(lái)處理信號(hào)或根據(jù)需要對(duì)事件做出響應(yīng)，并從多種標(biāo)準(zhǔn)組件和儀表控制中構(gòu)建儀表的定制界面或 GUI。

定制儀表的一個(gè)有趣特性在于，儀表界面可作為設(shè)計(jì)方案的一部分保存，并能下載至 FPGA。這就是說(shuō)，設(shè)計(jì)人員能為產(chǎn)品創(chuàng)建完全個(gè)性化的測(cè)試或維護(hù)界面，并將此存儲(chǔ)在設(shè)計(jì)方案之中。任何維護(hù)工程師隨后都能使用 Altium Designer 插入連接至設(shè)計(jì)方案，并立即訪問(wèn)定制儀表面板，而無(wú)需在其計(jì)算機(jī)上先存儲(chǔ)一個(gè)儀表定義副本。

基于 C 語(yǔ)言的定制 FPGA 邏輯開(kāi)發(fā)
Altium Designer 標(biāo)配了大量基于定制 FPGA 的功能以作為免專利費(fèi)的 FPGA 組件提供。這些組件包括基本的邏輯塊，甚至高級(jí)外設(shè)和處理器內(nèi)核等，可用于快速構(gòu)建 FPGA 主機(jī)服務(wù)系統(tǒng)。

Altium Designer 支持設(shè)計(jì)定制邏輯塊，從而進(jìn)一步擴(kuò)展了所提供的功能性。以前，這需要通過(guò) FPGA 庫(kù)組件才能創(chuàng)建結(jié)構(gòu)圖級(jí)的定制邏輯功能，或用 Verilog 或 VHDL 硬件描述語(yǔ)言定義定制邏輯，甚至需結(jié)合上述三項(xiàng)。

Altium Designer 現(xiàn)在支持用 C 編程語(yǔ)言定義定制邏輯。我們?cè)谙到y(tǒng)中添加了新型的電路圖符號(hào) － C 代碼符號(hào)，這樣就能夠在結(jié)構(gòu)圖設(shè)計(jì)層級(jí)中添加 C 代碼塊。C 代碼符號(hào)以底層 C 源代碼為參考基準(zhǔn)，就像 Verilog 或 VHDL 代碼一樣集成于設(shè)計(jì)方案中。符號(hào)上的端口代表底層源代碼引用的參數(shù)。

完成設(shè)計(jì)后，C 代碼通過(guò)一體化的軟硬件編譯器技術(shù)（或 C 語(yǔ)言至硬件技術(shù)）轉(zhuǎn)換為 VHDL，然后再與設(shè)計(jì)方案的其他部分一起合成至 FPGA 中。為系統(tǒng)所增加的相關(guān)特性可幫助設(shè)計(jì)人員從已定義的 C 代碼符號(hào)中生成 C 代碼模板，也可從底層源代碼生成 C 代碼符號(hào)。

此外，還可采用 Altium 一體化的軟、硬件編譯器從面向系統(tǒng)處理器的 C 源代碼直接生成專用協(xié)處理器功能，使開(kāi)發(fā)人員能夠在硬件中直接運(yùn)行一些功能來(lái)加速代碼執(zhí)行。這種新技術(shù)使嵌入式軟件開(kāi)發(fā)人員可編寫(xiě)定制 C 代碼邏輯塊并將這些邏輯塊直接連接至底層系統(tǒng)硬件中，從而進(jìn)一步豐富了設(shè)計(jì)選擇。

嵌入式開(kāi)發(fā)人員在無(wú)需學(xué)習(xí)新的語(yǔ)言或開(kāi)發(fā)技術(shù)的情況下就可創(chuàng)建應(yīng)用代碼，同時(shí)還能參與創(chuàng)建運(yùn)行代碼的硬件。他們只需方便地使用 C 語(yǔ)言編碼空間即可，而他們的設(shè)計(jì)則能應(yīng)用于更廣闊的空間。

利用定制 wishbone 接口組件快速設(shè)計(jì)基于FPGA的系統(tǒng)
為了提供一種簡(jiǎn)易的模塊化途徑來(lái)快速構(gòu)建基于 FPGA 的系統(tǒng)設(shè)計(jì)，Altium Designer 采用非專有 Wishbone 總線接口將各種不同的 FPGA 外設(shè)組件塊‘連接’在一起來(lái)實(shí)現(xiàn)系統(tǒng)構(gòu)建。Altium Designer 增添了最新的定制 Wishbone 接口組件，通過(guò)簡(jiǎn)單配置，就能將定制外設(shè)鏈接至Wishbone 總線上，從而使設(shè)計(jì)人員能夠擴(kuò)展 Altium Designer 已提供的功能，并創(chuàng)建或?qū)肟煞奖闩c Altium Designer 內(nèi)置組件相結(jié)合的定制功能。設(shè)計(jì)人員將不再被局限于使用 Altium Designer 已經(jīng)提供的外設(shè)器件，而是可以導(dǎo)入自己的器件來(lái)執(zhí)行任何所需的任務(wù)。這大幅擴(kuò)展了Altium Designer開(kāi)發(fā)所支持的應(yīng)用范圍，帶來(lái)了豐富的系統(tǒng)設(shè)計(jì)可能性，可以構(gòu)建自己的定制外設(shè)庫(kù)，甚至開(kāi)發(fā)出別人也能使用的定制外設(shè)。
 
利用最新的交互布線引擎加速電路板布線進(jìn)程
連接布線是決定完成個(gè)性化板級(jí)設(shè)計(jì)所需時(shí)間的重要因素。板級(jí)密度越來(lái)越高，層堆棧數(shù)量在增加，高密度封裝技術(shù)也日益流行，因此布線工作的難度正不斷加大。完全自動(dòng)化的布線技術(shù)在相對(duì)有限的某些情況下能作為可行的解決方案。對(duì)布線設(shè)計(jì)影響最大的因素，也就是對(duì)設(shè)計(jì)時(shí)間影響最大的因素，實(shí)際上取決于我們能否改進(jìn)交互式布線技術(shù)，從而為布線設(shè)計(jì)提供幫助，而不是簡(jiǎn)單地控制布線。

Altium推出了一種全新的交互式布線引擎來(lái)實(shí)現(xiàn)上述目的。

基本的工作模式包括跡線和通道的快速而可靠的推線功能、只需最少鼠標(biāo)點(diǎn)擊次數(shù)即可快速實(shí)現(xiàn)跡線放置的向?qū)筒季€模式、布線時(shí)對(duì)已有跡線的自動(dòng)環(huán)繞，以及智能化自動(dòng)完成等。各種模式可獨(dú)立使用，也可結(jié)合使用，從而全面控制各種布線條件。

特別是在光標(biāo)向?qū)筒季€模式下，布線效率會(huì)非常高。這使設(shè)計(jì)人員能夠利用該模式來(lái)“指導(dǎo)”布線，而不必對(duì)每段跡線進(jìn)行布局。引擎能以完全符合設(shè)計(jì)規(guī)則要求的方式智能化地放置跡線段，并盡可能密切跟隨光標(biāo)的移動(dòng)。只需簡(jiǎn)單地‘返回’到前一段路徑，就能取消某段布線。
 
Altium Designer 還標(biāo)配提供適用于單網(wǎng)和差分對(duì)的交互式長(zhǎng)度調(diào)節(jié)功能，支持整個(gè)系統(tǒng)的全差分對(duì)、阻抗控制布線、多跡線布線、引腳和部件切換、自動(dòng) FPGA 引腳布線優(yōu)化，以及最富吸引力的直觀式設(shè)計(jì)接口等。