功耗
-
Actel推出業(yè)界最低功耗的FPGA系列——IGLOO
Actel 公司宣布推出業(yè)界最低功耗的現(xiàn)場可編程門陣列 (FPGA) -- IGLOO™ 系列。這個以 Flash 為基礎(chǔ)的產(chǎn)品系列的靜態(tài)功耗為5µW，是最接近競爭產(chǎn)品功耗的四分之一；與目前領(lǐng)先的PLD產(chǎn)品比較，更可延長便攜式
-
Philips 推出業(yè)界最小封裝的高級超低功耗 CMOS 邏輯系列
皇家飛利浦電子公司 (NYSE: PHG, AEX: PHI) 宣布推出具有超低功耗的高級超低功耗 (AUP) CMOS 邏輯系列。AUP 邏輯系列提供超過 55 種新產(chǎn)品，有 PicoGate 和 MicroPak? 兩種封裝選擇。AUP 系列提供了邏輯器件中最低的
-
Altera發(fā)布高端功耗最低Stratix III FPGA系列
Altera公司發(fā)布Stratix® III FPGA系列，該系列具有業(yè)界高密度高性能可編程邏輯器件中最低的功耗。Stratix III FPGA采用了TSMC的65nm工藝技術(shù)，其突破性創(chuàng)新包括硬件體系結(jié)構(gòu)提升和Quartus® II軟件改進，與前
-
Altera新的MAX IIZ CPLD在便攜式應(yīng)用中實現(xiàn)了零功耗
Altera公司宣布新的零功耗MAX® IIZ CPLD進一步擴展了其低功耗可編程邏輯解決方案產(chǎn)品組合，該器件是專門針對解決便攜式應(yīng)用市場的功耗、封裝和價格限制而設(shè)計開發(fā)的。和相競爭的傳統(tǒng)宏單元CPLD相比，MAX IIZ器件
-
Altera推出面向便攜式應(yīng)用的零功耗MAX IIZ
Altera公司宣布推出新的零功耗MAX IIZ CPLD進一步擴展了其低功耗可編程邏輯解決方案產(chǎn)品組合，該器件是專門針對解決便攜式應(yīng)用市場的功耗、封裝和價格限制而設(shè)計開發(fā)的。和相競爭的傳統(tǒng)宏單元CPLD相比，MAX IIZ器件具
-
ACTEL推出最低功耗FPGA為基礎(chǔ)的Icicle 工具套件
Actel公司推出全新Icicle™ 工具套件，進一步彰顯業(yè)界最低功耗現(xiàn)場可編程門陣列 (FPGA) 在便攜式解決方案中的優(yōu)勢。新工具套件充分利用Actel的5微瓦 (µW) IGLOO™ FPGA，展現(xiàn)了IGLOO在便攜式應(yīng)用中的
-
采用超低功耗、降壓DC
某些應(yīng)用，例如雙極性放大器、光模塊、電荷耦合器件(CCD)偏置等，通常需要通過正 輸入電壓來提供負輸出電壓。 電源管理系統(tǒng)的設(shè)計人員需要多功能開關(guān)控制器和穩(wěn)壓器，以便解
-
Actel推出業(yè)界最低功耗的FPGA系列適用于便攜式產(chǎn)品
為了滿足便攜式應(yīng)用對功耗的嚴苛要求，Actel公司宣布推出業(yè)界最低功耗的現(xiàn)場可編程門陣列(FPGA)--IGLOO系列。這個以Flash為基礎(chǔ)的產(chǎn)品系列的靜態(tài)功耗為5μW，是最接近競爭產(chǎn)品功耗的四分之一；與目前領(lǐng)先的PLD產(chǎn)品比
-
ACTEL推出以最低功耗FPGA為基礎(chǔ)由電池供電的Icicle工具套件
ACTEL推出全新Icicle 工具套件，進一步彰顯業(yè)界最低功耗現(xiàn)場可編程門陣列 (FPGA) 在便攜式解決方案中的優(yōu)勢。新工具套件充分利用Actel的5微瓦 (µW) IGLOO™ FPGA，展現(xiàn)了IGLOO在便攜式應(yīng)用中的超低功耗特
-
精確測量可降低設(shè)備的功耗
國能源部估計，預(yù)計美國總的能源消耗在2035年將增加30%，達到5萬億千瓦，而在同一時期計劃開發(fā)的能源，包括可再生能源，增長率僅有22%。 此外，對能源管理的策略則是非常原始和低效的，結(jié)果降低了能源分
-
Actel 全新ProASIC3L系列FPGA均衡功耗與成本
Actel公司為了進一步擴展其低功耗可編程解決方案組合，于1月7日為設(shè)計者引入高性能低功耗ProASIC3L系列的FPGA。與上一代ProASIC3 FPGA相比動態(tài)功耗降低了40%，靜態(tài)功耗降低了91%，新款基于Flash的系列以降動態(tài)降低功
-
最低功耗FPGA進入便攜式LCD領(lǐng)域
Actel公司充分利用領(lǐng)先業(yè)界的5µW Actel IGLOO FPGA 的優(yōu)勢，推出IGLOO視頻演示板、帶有LCD面板的LCD適配器板、IGLOO視頻演示工具 (IVDK) 以及顯示相關(guān)的參考設(shè)計。 Actel預(yù)期這三款產(chǎn)品將會吸引便攜及手持式消
-
在選用FPGA進行設(shè)計時如何降低功耗
如今，各種規(guī)范和標準都對系統(tǒng)的整體功耗提出了越來越嚴格的要求，以至于系統(tǒng)設(shè)計師面臨越來越艱巨的挑戰(zhàn)。 傳統(tǒng)意義上，ASIC和CPLD是低功耗競爭中當仁不讓的贏家。但是由于相對成本較高，且用戶對高端性能和額外邏輯
-
減少Cortex-M設(shè)備上CPU功耗的技巧
1 理解Thumb-2 首先，讓我們從一個看起來并不明顯的起點開始討論節(jié)能技術(shù)—指令集。所有Cortex-M CPU都使用Thumb-2指令集，它融合了32位ARM指令集和16位Thumb指令集，并且為原始性能和整體代碼大小提
-
超低功耗嵌入式應(yīng)用設(shè)計分析
考慮到我們今天所生活的時代，嵌入式系統(tǒng)的便攜性是十分關(guān)鍵的設(shè)計考慮因素。便攜式系統(tǒng)通常用電池供電，而電池使用壽命取決于系統(tǒng)的功耗。在提倡“綠色環(huán)?！庇媱澋慕裉?，即便是市電供電的應(yīng)用也要把功
-
超低功耗嵌入式應(yīng)用設(shè)計
考慮到我們今天所生活的時代，嵌入式系統(tǒng)的便攜性是十分關(guān)鍵的設(shè)計考慮因素。便攜式系統(tǒng)通常用電池供電，而電池使用壽命取決于系統(tǒng)的功耗。在提倡“綠色環(huán)?！庇媱澋慕裉?，
-
Xilinx FPGA的功耗優(yōu)化設(shè)計
對于FPGA來說，設(shè)計人員可以充分利用其可編程能力以及相關(guān)的工具來準確估算功耗，然后再通過優(yōu)化技術(shù)來使FPGA設(shè)計以及相應(yīng)的PCB板在功率方面效率更高。 靜態(tài)和動態(tài)功耗及其變化 在90nm工藝時，電流泄漏問題對ASIC和F
-
低功耗嵌入式系統(tǒng)的設(shè)計考量：設(shè)計實例及功耗性能權(quán)衡
發(fā)送器：該模塊發(fā)送鎖定狀態(tài)至接收端，等待響應(yīng)，以使用新狀態(tài)更新閃存。在整個系統(tǒng)未使用時，它會保持在“關(guān)斷”狀態(tài)。當用戶按下發(fā)送器上的開關(guān)時，整個系統(tǒng)的電源就會打
-
電信應(yīng)用基于FPGA的功耗優(yōu)化解決方案
引言 針對中心機房功耗越來越大的問題，某些電信運營商制定了采購設(shè)備功耗每年降低20%的目標。半導(dǎo)體是功耗問題的關(guān)鍵所在，其解決方法是重新設(shè)計芯片實施和交付方案，而最新一代FPGA可以說是主要的推動力量。通過采
-
如何利用嵌入式降低電池功耗
考慮到我們今天所生活的時代，嵌入式系統(tǒng)的便攜性是十分關(guān)鍵的設(shè)計考慮因素。便攜式系統(tǒng)通常用電池供電，而電池使用壽命取決于系統(tǒng)的功耗。在提倡“綠色環(huán)保”計劃的今天，
