-
Cypress具有更高可編程模擬性能的PSoC器件
Cypress半導(dǎo)體公司推出一款具備增強(qiáng)型模數(shù)轉(zhuǎn)換器 (ADC) 的全新 PSoC? 混合信號陣列，不僅能夠顯著加速模擬采樣的速率，而且其更高的 8k 閃存存儲器容量還能支持復(fù)雜的算法處理功能。CY8C23x33 是CypressPSoC 旗艦系列
-
FPGA器件選型研究
1 引 言 現(xiàn)場可編程門陣列FPGA有集成度高、體積小、靈活可重配置、實驗風(fēng)險小等優(yōu)點(diǎn)，在復(fù)雜數(shù)字系統(tǒng)中得到了越來越廣泛的應(yīng)用。隨著FPGA技術(shù)的成熟和不斷飛速發(fā)展，數(shù)字電路的設(shè)計只需一片F(xiàn)PGA器件、一些存儲設(shè)備和
-
選擇高效ESD保護(hù)器件的訣竅
隨著更新的集成電路(IC)技術(shù)采用更小的幾何尺寸和更低的工作電壓，不斷更新?lián)Q代的便攜產(chǎn)品對靜電放電(ESD)電壓損害越來越敏感。有鑒于此，手機(jī)、MP3播放器和數(shù)碼相機(jī)等便攜產(chǎn)品的設(shè)計人員必須評估各種可供選擇的ESD保
-
復(fù)制邏輯以提高器件的工作速度
復(fù)制邏輯的原理類似于復(fù)制寄存器，當(dāng)某個邏輯的輸出延遲較大時，可以采用復(fù)制邏輯的方式來縮短網(wǎng)線的路徑，如圖所示。 圖 復(fù)制邏輯以提高器件的工作速度來源:ks990次
-
可編程邏器件應(yīng)用SRLC 16
在Xilinx的FPGA中，4輸入的查找表可以配置成一個16位的移位寄存器來使用。這對于一些移位寄存器應(yīng)用很多的場合，可有效地提高資源的利用率，節(jié)省邏輯資源。本節(jié)將會以4輸入的查找表為例，詳細(xì)介紹SRLC16的應(yīng)用。對于
-
FPGA器件配置電平和接口標(biāo)準(zhǔn)
Xilinx的所有FPGA器件都基于SRAM的內(nèi)部結(jié)構(gòu)，因此為在每次FPGA加電后開始工作之前必須將配置數(shù)據(jù)加載到器件內(nèi)部的SRAM中，這個過程稱為“配置”。(Configuration)。配置完成之后，F(xiàn)PGA復(fù)位其寄存器，使能各個輸?shù)遁敵?/p>
-
FPGA器件配置模式
只有成功配置可編程邏輯器件FPGA之后，器件才能正常工作。Xilinx FPGA的配置有3種模式，分別為并行(SelectMap)、串行(Serial)和邊界掃描(Boundary Scan)模式。當(dāng)然Virtex-5和Spartan-3E／3A的器件有更多的配置模式，
-
FPGA器件配置流程
Xilinx的FPGA器件配置流程共有4個階段，每個階段分別執(zhí)行不同的命令和操作。這4個階段分別為配置存儲器清除、初始化、裝入配置數(shù)據(jù)和啟動器件，下面以Spartan-3的加載為例說明這個過程。 (1)配置存儲器清除階段(如圖
-
配置FPGA器件時的常見問題
在配置FPGA器件時的常見問題及其解決方法。 (1)當(dāng)模式改變后，同時需要修改產(chǎn)生位流文件中的配置時鐘的屬性為CCLK或JTAGClock，否則無法配置。 (2)DONE狀態(tài)腳始終為低解決方法：檢查該引腳的負(fù)載是否太重，選擇合適的
-
Xilinx FPGA器件的去耦網(wǎng)絡(luò)設(shè)計范例
在設(shè)計Xilinx FPGA器件去耦網(wǎng)絡(luò)時，首先需要用ISE 1O的設(shè)計工具規(guī)劃器件的每個輸入／輸出塊(Bank)的SSO(Simultaneously Switching Output，同步轉(zhuǎn)換輸出)個數(shù)，因為SSO是造成地線反彈和交調(diào)干擾的根源，每個Bank的SS
-
Sanyo Denki選擇Actel 的Fusion器件用于工業(yè)編碼器
Actel公司宣布Sanyo Denki有限公司已選用Actel的Fusion 現(xiàn)場可編程門陣列 (FPGA) 來執(zhí)行其全新RA035工業(yè)用伺服電機(jī)的定位檢測裝置 (編碼器)。Sanyo Denki選擇60萬門AFS600 Actel Fusion器件的原因在于其具有低功耗、
-
Xilinx可編程邏輯器件的端接技術(shù)
Xilinx可編程邏輯器件FPGA的SelectIO支持多達(dá)⒛種信號接口標(biāo)準(zhǔn)，而每一種標(biāo)準(zhǔn)包括多種驅(qū)動電流輸出。不同的驅(qū)動電流和接口標(biāo)準(zhǔn)，其輸出阻抗(內(nèi)阻)不同，因此需選擇相應(yīng)的匹配電阻。對Xilinx器件，推薦采用串行端接技
-
TTL和CMOS器件的功能分類
按功能進(jìn)行劃分，邏輯器件可以大概分為以下幾類： 門電路和反相器、選擇器、譯碼器、計數(shù)器、寄存器、觸發(fā)器、鎖存器、緩沖驅(qū)動器、收發(fā)器、總線開關(guān)、背板驅(qū)動器等。 1)門電路和反相器 邏輯門主要有與門74X08、與非
-
如何保證電源的長期可靠性？
目前市面上的電源模塊品類繁多，初期應(yīng)用都能滿足要求，但隨著時間的考驗就開始經(jīng)不起考驗了。電源作為系統(tǒng)核心，絕對不允許這樣的情況發(fā)生，那么我們怎樣才能設(shè)計出穩(wěn)定可靠電源呢?
-
基于高性能模擬器件簡化便攜式醫(yī)療設(shè)備原理及設(shè)計
醫(yī)療電器OEM廠商正在開發(fā)技術(shù)含量更高的、用于治療和監(jiān)控常見疾病的個人保健設(shè)備。這些產(chǎn)品價格合理，極大提高了醫(yī)療保健質(zhì)量。MCU在家用血壓計、肺活量計、脈搏血氧計及心率監(jiān)測器等便攜式醫(yī)療設(shè)備
-
嵌入式控制系統(tǒng)中I2C串行EEPROM器件應(yīng)用
I2C串行EEPROM存儲器因具有外形體積小、接口緊湊簡單、占用引腳資源少、數(shù)據(jù)保存可靠、可在線改寫、功耗低和價格低廉等顯著特點(diǎn)，被廣泛應(yīng)用于嵌入式控制系統(tǒng)中，用于存放配置參數(shù)、調(diào)整和運(yùn)行數(shù)據(jù)等
-
Xilinx 發(fā)布大容量的領(lǐng)域優(yōu)化FPGA 器件
面對市場對更大帶寬的需求呈現(xiàn)的指數(shù)型增長態(tài)勢，電子設(shè)備制造商在提升系統(tǒng)性能、產(chǎn)品更快上市方面面臨越來越大的壓力。為此，賽靈思公司（Xilinx, Inc. 宣布開始批量供應(yīng) Virtex?-5 SX240T 和 FX200T 兩款器件，同時
-
可編程邏輯器件的基本結(jié)構(gòu)
可編程邏輯器件PLD的基本結(jié)構(gòu)如圖1所示。由圖可見，PLD器件由輸入控制電路、與陣列、或陣列及輸出控制電路組成。在輸人控制電路中，輸人信號經(jīng)過輸入緩沖單元產(chǎn)生每個輸入變量的原變量和反變量，并作為與陣列的輸入項
-
可編程邏輯器件的分類及特點(diǎn)
根據(jù)PLD器件的與陣列和或陣列的編程情況及輸出形式，可編程邏輯器件通?？煞譃?類。第一類是與陣 列固定、或陣列可編程的PLD器件，這類PLD器件以可編程只讀存儲器PROM為代表?？删幊讨蛔x存儲器PROM 是組合邏輯陣列，
-
可編程邏輯器件中邏輯的實現(xiàn)方法
一個二進(jìn)制函數(shù)的輸出，可以用其輸人函數(shù)的最小項之和來實現(xiàn)。因此，任一函數(shù)的輸出就可以用圖1所 示的積或兩級邏輯電路來實現(xiàn)。這種方法同樣適用于多輸出的情況，而每個輸出是由其自己的積項和來形 成，如圖2所示為
田舍郎
xhdzwzj
hokwah111
p_y_h
BearRed
dudu0905@163
xjycug
liw323
hyseyic
982235648
深藍(lán)1988
yuxiyub
doudou666
kwkam
lvlv99
xsw220
davyean
onlydxk
ttttxxxx
e_town
- 是德科技創(chuàng)新技術(shù)峰會來襲，報名領(lǐng)好禮
- 安富利3kW模擬電源供應(yīng)器（PSU）解決方案開發(fā)板來襲，申請領(lǐng)好禮
- 得捷芯聞解碼視頻研習(xí)站第五期：打造更安全、更智能、更舒適、高續(xù)航的駕乘體驗
- FPGA供電應(yīng)用遇挑戰(zhàn)？MPS高性能FPGA供電解決方案幫你破局
- 得捷芯聞解碼研習(xí)站第四期：網(wǎng)絡(luò)安全芯片，讓您的應(yīng)用系統(tǒng)無懈可擊
- “變現(xiàn)”指南：上傳資料獲三重紅包，親測有效！
- 《21ic技術(shù)洞察》系列欄目：AI芯紀(jì)元——AI加持，語?助?再進(jìn)化！
