
Cypress半導(dǎo)體公司推出一款具備增強(qiáng)型模數(shù)轉(zhuǎn)換器 (ADC) 的全新 PSoC? 混合信號(hào)陣列,不僅能夠顯著加速模擬采樣的速率,而且其更高的 8k 閃存存儲(chǔ)器容量還能支持復(fù)雜的算法處理功能。CY8C23x33 是CypressPSoC 旗艦系列
1 引 言 現(xiàn)場(chǎng)可編程門陣列FPGA有集成度高、體積小、靈活可重配置、實(shí)驗(yàn)風(fēng)險(xiǎn)小等優(yōu)點(diǎn),在復(fù)雜數(shù)字系統(tǒng)中得到了越來(lái)越廣泛的應(yīng)用。隨著FPGA技術(shù)的成熟和不斷飛速發(fā)展,數(shù)字電路的設(shè)計(jì)只需一片F(xiàn)PGA器件、一些存儲(chǔ)設(shè)備和
隨著更新的集成電路(IC)技術(shù)采用更小的幾何尺寸和更低的工作電壓,不斷更新?lián)Q代的便攜產(chǎn)品對(duì)靜電放電(ESD)電壓損害越來(lái)越敏感。有鑒于此,手機(jī)、MP3播放器和數(shù)碼相機(jī)等便攜產(chǎn)品的設(shè)計(jì)人員必須評(píng)估各種可供選擇的ESD保
復(fù)制邏輯的原理類似于復(fù)制寄存器,當(dāng)某個(gè)邏輯的輸出延遲較大時(shí),可以采用復(fù)制邏輯的方式來(lái)縮短網(wǎng)線的路徑,如圖所示。 圖 復(fù)制邏輯以提高器件的工作速度來(lái)源:ks990次
在Xilinx的FPGA中,4輸入的查找表可以配置成一個(gè)16位的移位寄存器來(lái)使用。這對(duì)于一些移位寄存器應(yīng)用很多的場(chǎng)合,可有效地提高資源的利用率,節(jié)省邏輯資源。本節(jié)將會(huì)以4輸入的查找表為例,詳細(xì)介紹SRLC16的應(yīng)用。對(duì)于
Xilinx的所有FPGA器件都基于SRAM的內(nèi)部結(jié)構(gòu),因此為在每次FPGA加電后開(kāi)始工作之前必須將配置數(shù)據(jù)加載到器件內(nèi)部的SRAM中,這個(gè)過(guò)程稱為“配置”。(Configuration)。配置完成之后,F(xiàn)PGA復(fù)位其寄存器,使能各個(gè)輸?shù)遁敵?/p>
只有成功配置可編程邏輯器件FPGA之后,器件才能正常工作。Xilinx FPGA的配置有3種模式,分別為并行(SelectMap)、串行(Serial)和邊界掃描(Boundary Scan)模式。當(dāng)然Virtex-5和Spartan-3E/3A的器件有更多的配置模式,
Xilinx的FPGA器件配置流程共有4個(gè)階段,每個(gè)階段分別執(zhí)行不同的命令和操作。這4個(gè)階段分別為配置存儲(chǔ)器清除、初始化、裝入配置數(shù)據(jù)和啟動(dòng)器件,下面以Spartan-3的加載為例說(shuō)明這個(gè)過(guò)程。 (1)配置存儲(chǔ)器清除階段(如圖
在配置FPGA器件時(shí)的常見(jiàn)問(wèn)題及其解決方法。 (1)當(dāng)模式改變后,同時(shí)需要修改產(chǎn)生位流文件中的配置時(shí)鐘的屬性為CCLK或JTAGClock,否則無(wú)法配置。 (2)DONE狀態(tài)腳始終為低解決方法:檢查該引腳的負(fù)載是否太重,選擇合適的
在設(shè)計(jì)Xilinx FPGA器件去耦網(wǎng)絡(luò)時(shí),首先需要用ISE 1O的設(shè)計(jì)工具規(guī)劃器件的每個(gè)輸入/輸出塊(Bank)的SSO(Simultaneously Switching Output,同步轉(zhuǎn)換輸出)個(gè)數(shù),因?yàn)镾SO是造成地線反彈和交調(diào)干擾的根源,每個(gè)Bank的SS
Actel公司宣布Sanyo Denki有限公司已選用Actel的Fusion 現(xiàn)場(chǎng)可編程門陣列 (FPGA) 來(lái)執(zhí)行其全新RA035工業(yè)用伺服電機(jī)的定位檢測(cè)裝置 (編碼器)。Sanyo Denki選擇60萬(wàn)門AFS600 Actel Fusion器件的原因在于其具有低功耗、
Xilinx可編程邏輯器件FPGA的SelectIO支持多達(dá)⒛種信號(hào)接口標(biāo)準(zhǔn),而每一種標(biāo)準(zhǔn)包括多種驅(qū)動(dòng)電流輸出。不同的驅(qū)動(dòng)電流和接口標(biāo)準(zhǔn),其輸出阻抗(內(nèi)阻)不同,因此需選擇相應(yīng)的匹配電阻。對(duì)Xilinx器件,推薦采用串行端接技
按功能進(jìn)行劃分,邏輯器件可以大概分為以下幾類: 門電路和反相器、選擇器、譯碼器、計(jì)數(shù)器、寄存器、觸發(fā)器、鎖存器、緩沖驅(qū)動(dòng)器、收發(fā)器、總線開(kāi)關(guān)、背板驅(qū)動(dòng)器等。 1)門電路和反相器 邏輯門主要有與門74X08、與非
目前市面上的電源模塊品類繁多,初期應(yīng)用都能滿足要求,但隨著時(shí)間的考驗(yàn)就開(kāi)始經(jīng)不起考驗(yàn)了。電源作為系統(tǒng)核心,絕對(duì)不允許這樣的情況發(fā)生,那么我們?cè)鯓硬拍茉O(shè)計(jì)出穩(wěn)定可靠電源呢?
醫(yī)療電器OEM廠商正在開(kāi)發(fā)技術(shù)含量更高的、用于治療和監(jiān)控常見(jiàn)疾病的個(gè)人保健設(shè)備。這些產(chǎn)品價(jià)格合理,極大提高了醫(yī)療保健質(zhì)量。MCU在家用血壓計(jì)、肺活量計(jì)、脈搏血氧計(jì)及心率監(jiān)測(cè)器等便攜式醫(yī)療設(shè)備
I2C串行EEPROM存儲(chǔ)器因具有外形體積小、接口緊湊簡(jiǎn)單、占用引腳資源少、數(shù)據(jù)保存可靠、可在線改寫、功耗低和價(jià)格低廉等顯著特點(diǎn),被廣泛應(yīng)用于嵌入式控制系統(tǒng)中,用于存放配置參數(shù)、調(diào)整和運(yùn)行數(shù)據(jù)等
面對(duì)市場(chǎng)對(duì)更大帶寬的需求呈現(xiàn)的指數(shù)型增長(zhǎng)態(tài)勢(shì),電子設(shè)備制造商在提升系統(tǒng)性能、產(chǎn)品更快上市方面面臨越來(lái)越大的壓力。為此,賽靈思公司(Xilinx, Inc. 宣布開(kāi)始批量供應(yīng) Virtex?-5 SX240T 和 FX200T 兩款器件,同時(shí)
可編程邏輯器件PLD的基本結(jié)構(gòu)如圖1所示。由圖可見(jiàn),PLD器件由輸入控制電路、與陣列、或陣列及輸出控制電路組成。在輸人控制電路中,輸人信號(hào)經(jīng)過(guò)輸入緩沖單元產(chǎn)生每個(gè)輸入變量的原變量和反變量,并作為與陣列的輸入項(xiàng)
根據(jù)PLD器件的與陣列和或陣列的編程情況及輸出形式,可編程邏輯器件通??煞譃?類。第一類是與陣 列固定、或陣列可編程的PLD器件,這類PLD器件以可編程只讀存儲(chǔ)器PROM為代表??删幊讨蛔x存儲(chǔ)器PROM 是組合邏輯陣列,
一個(gè)二進(jìn)制函數(shù)的輸出,可以用其輸人函數(shù)的最小項(xiàng)之和來(lái)實(shí)現(xiàn)。因此,任一函數(shù)的輸出就可以用圖1所 示的積或兩級(jí)邏輯電路來(lái)實(shí)現(xiàn)。這種方法同樣適用于多輸出的情況,而每個(gè)輸出是由其自己的積項(xiàng)和來(lái)形 成,如圖2所示為