
Cypress半導體公司推出一款具備增強型模數(shù)轉換器 (ADC) 的全新 PSoC? 混合信號陣列,不僅能夠顯著加速模擬采樣的速率,而且其更高的 8k 閃存存儲器容量還能支持復雜的算法處理功能。CY8C23x33 是CypressPSoC 旗艦系列
1 引 言 現(xiàn)場可編程門陣列FPGA有集成度高、體積小、靈活可重配置、實驗風險小等優(yōu)點,在復雜數(shù)字系統(tǒng)中得到了越來越廣泛的應用。隨著FPGA技術的成熟和不斷飛速發(fā)展,數(shù)字電路的設計只需一片F(xiàn)PGA器件、一些存儲設備和
隨著更新的集成電路(IC)技術采用更小的幾何尺寸和更低的工作電壓,不斷更新?lián)Q代的便攜產(chǎn)品對靜電放電(ESD)電壓損害越來越敏感。有鑒于此,手機、MP3播放器和數(shù)碼相機等便攜產(chǎn)品的設計人員必須評估各種可供選擇的ESD保
復制邏輯的原理類似于復制寄存器,當某個邏輯的輸出延遲較大時,可以采用復制邏輯的方式來縮短網(wǎng)線的路徑,如圖所示。 圖 復制邏輯以提高器件的工作速度來源:ks990次
在Xilinx的FPGA中,4輸入的查找表可以配置成一個16位的移位寄存器來使用。這對于一些移位寄存器應用很多的場合,可有效地提高資源的利用率,節(jié)省邏輯資源。本節(jié)將會以4輸入的查找表為例,詳細介紹SRLC16的應用。對于
Xilinx的所有FPGA器件都基于SRAM的內部結構,因此為在每次FPGA加電后開始工作之前必須將配置數(shù)據(jù)加載到器件內部的SRAM中,這個過程稱為“配置”。(Configuration)。配置完成之后,F(xiàn)PGA復位其寄存器,使能各個輸?shù)遁敵?/p>
只有成功配置可編程邏輯器件FPGA之后,器件才能正常工作。Xilinx FPGA的配置有3種模式,分別為并行(SelectMap)、串行(Serial)和邊界掃描(Boundary Scan)模式。當然Virtex-5和Spartan-3E/3A的器件有更多的配置模式,
Xilinx的FPGA器件配置流程共有4個階段,每個階段分別執(zhí)行不同的命令和操作。這4個階段分別為配置存儲器清除、初始化、裝入配置數(shù)據(jù)和啟動器件,下面以Spartan-3的加載為例說明這個過程。 (1)配置存儲器清除階段(如圖
在配置FPGA器件時的常見問題及其解決方法。 (1)當模式改變后,同時需要修改產(chǎn)生位流文件中的配置時鐘的屬性為CCLK或JTAGClock,否則無法配置。 (2)DONE狀態(tài)腳始終為低解決方法:檢查該引腳的負載是否太重,選擇合適的
在設計Xilinx FPGA器件去耦網(wǎng)絡時,首先需要用ISE 1O的設計工具規(guī)劃器件的每個輸入/輸出塊(Bank)的SSO(Simultaneously Switching Output,同步轉換輸出)個數(shù),因為SSO是造成地線反彈和交調干擾的根源,每個Bank的SS
Actel公司宣布Sanyo Denki有限公司已選用Actel的Fusion 現(xiàn)場可編程門陣列 (FPGA) 來執(zhí)行其全新RA035工業(yè)用伺服電機的定位檢測裝置 (編碼器)。Sanyo Denki選擇60萬門AFS600 Actel Fusion器件的原因在于其具有低功耗、
Xilinx可編程邏輯器件FPGA的SelectIO支持多達⒛種信號接口標準,而每一種標準包括多種驅動電流輸出。不同的驅動電流和接口標準,其輸出阻抗(內阻)不同,因此需選擇相應的匹配電阻。對Xilinx器件,推薦采用串行端接技
按功能進行劃分,邏輯器件可以大概分為以下幾類: 門電路和反相器、選擇器、譯碼器、計數(shù)器、寄存器、觸發(fā)器、鎖存器、緩沖驅動器、收發(fā)器、總線開關、背板驅動器等。 1)門電路和反相器 邏輯門主要有與門74X08、與非
目前市面上的電源模塊品類繁多,初期應用都能滿足要求,但隨著時間的考驗就開始經(jīng)不起考驗了。電源作為系統(tǒng)核心,絕對不允許這樣的情況發(fā)生,那么我們怎樣才能設計出穩(wěn)定可靠電源呢?
醫(yī)療電器OEM廠商正在開發(fā)技術含量更高的、用于治療和監(jiān)控常見疾病的個人保健設備。這些產(chǎn)品價格合理,極大提高了醫(yī)療保健質量。MCU在家用血壓計、肺活量計、脈搏血氧計及心率監(jiān)測器等便攜式醫(yī)療設備
I2C串行EEPROM存儲器因具有外形體積小、接口緊湊簡單、占用引腳資源少、數(shù)據(jù)保存可靠、可在線改寫、功耗低和價格低廉等顯著特點,被廣泛應用于嵌入式控制系統(tǒng)中,用于存放配置參數(shù)、調整和運行數(shù)據(jù)等
面對市場對更大帶寬的需求呈現(xiàn)的指數(shù)型增長態(tài)勢,電子設備制造商在提升系統(tǒng)性能、產(chǎn)品更快上市方面面臨越來越大的壓力。為此,賽靈思公司(Xilinx, Inc. 宣布開始批量供應 Virtex?-5 SX240T 和 FX200T 兩款器件,同時
可編程邏輯器件PLD的基本結構如圖1所示。由圖可見,PLD器件由輸入控制電路、與陣列、或陣列及輸出控制電路組成。在輸人控制電路中,輸人信號經(jīng)過輸入緩沖單元產(chǎn)生每個輸入變量的原變量和反變量,并作為與陣列的輸入項
根據(jù)PLD器件的與陣列和或陣列的編程情況及輸出形式,可編程邏輯器件通??煞譃?類。第一類是與陣 列固定、或陣列可編程的PLD器件,這類PLD器件以可編程只讀存儲器PROM為代表??删幊讨蛔x存儲器PROM 是組合邏輯陣列,
一個二進制函數(shù)的輸出,可以用其輸人函數(shù)的最小項之和來實現(xiàn)。因此,任一函數(shù)的輸出就可以用圖1所 示的積或兩級邏輯電路來實現(xiàn)。這種方法同樣適用于多輸出的情況,而每個輸出是由其自己的積項和來形 成,如圖2所示為