-
基于單片機(jī)的電子鬧鐘設(shè)計(jì)
一、系統(tǒng)功能要求 電腦時(shí)鐘的任務(wù)要求為：系統(tǒng)一運(yùn)行就從00點(diǎn)00分00秒開(kāi)始計(jì)時(shí)，并在數(shù)碼管上顯示時(shí)、分、秒當(dāng)前值。 二、系統(tǒng)整體方案 1、明確任務(wù) 基本工作原理：每百分之一秒對(duì)百分之一秒寄存器的內(nèi)容加一，并
-
基于單片機(jī)的電子鬧鐘設(shè)計(jì)
一、系統(tǒng)功能要求 電腦時(shí)鐘的任務(wù)要求為：系統(tǒng)一運(yùn)行就從00點(diǎn)00分00秒開(kāi)始計(jì)時(shí)，并在數(shù)碼管上顯示時(shí)、分、秒當(dāng)前值。 二、系統(tǒng)整體方案 1、明確任務(wù) 基本工作原理：每百分之一秒對(duì)百分之一秒寄存器的內(nèi)容加一，并
-
基于TMS320VC5410和TLVl571的數(shù)據(jù)采集系統(tǒng)
摘要：為提高信號(hào)采集系統(tǒng)采樣速度，增強(qiáng)系統(tǒng)可靠性，降低系統(tǒng)功耗，設(shè)計(jì)了一種基于TMS320VC5410和TLVl571的高速信號(hào)采 集系統(tǒng)。通過(guò)TLV1571對(duì)模擬信號(hào)進(jìn)行采樣，然后經(jīng)．A／D轉(zhuǎn)換后變換為數(shù)字信號(hào)，DSP通過(guò)定時(shí)中斷
-
基于TMS320VC5410和TLVl571的數(shù)據(jù)采集系統(tǒng)
摘要：為提高信號(hào)采集系統(tǒng)采樣速度，增強(qiáng)系統(tǒng)可靠性，降低系統(tǒng)功耗，設(shè)計(jì)了一種基于TMS320VC5410和TLVl571的高速信號(hào)采 集系統(tǒng)。通過(guò)TLV1571對(duì)模擬信號(hào)進(jìn)行采樣，然后經(jīng)．A／D轉(zhuǎn)換后變換為數(shù)字信號(hào)，DSP通過(guò)定時(shí)中斷
-
基于Xtensa可配置處理器技術(shù)的視頻加速引擎技術(shù)開(kāi)發(fā)
掌上多媒體設(shè)備的增長(zhǎng)極大地改變了終端多媒體芯片供應(yīng)商對(duì)產(chǎn)品的定位需求。這些芯片提供商的IC設(shè)計(jì)目標(biāo)不再僅僅針對(duì)一兩種多媒體編解碼器。消費(fèi)者希望他們的移動(dòng)設(shè)備能夠利用不同的設(shè)備來(lái)播放媒體，能夠采用不同的標(biāo)
-
基于Xtensa可配置處理器技術(shù)的視頻加速引擎技術(shù)開(kāi)發(fā)
基于Xtensa可配置處理器技術(shù)的視頻加速引擎技術(shù)開(kāi)發(fā)
-
基于太陽(yáng)能LED照明控制系統(tǒng)的處理器設(shè)計(jì)
摘 要: 太陽(yáng)能光伏發(fā)電與白光LED 照明結(jié)合構(gòu)成的照明系統(tǒng)是一個(gè)最優(yōu)的環(huán)保節(jié)能照明系統(tǒng), 是今后的一個(gè)重要發(fā)展方向。在此圍繞著太陽(yáng)能與市電互補(bǔ)的LED 照明控制系統(tǒng), 對(duì)其控制器的核心部件處理器進(jìn)行研究。根據(jù)系
-
基于太陽(yáng)能LED照明控制系統(tǒng)的處理器設(shè)計(jì)
摘 要: 太陽(yáng)能光伏發(fā)電與白光LED 照明結(jié)合構(gòu)成的照明系統(tǒng)是一個(gè)最優(yōu)的環(huán)保節(jié)能照明系統(tǒng), 是今后的一個(gè)重要發(fā)展方向。在此圍繞著太陽(yáng)能與市電互補(bǔ)的LED 照明控制系統(tǒng), 對(duì)其控制器的核心部件處理器進(jìn)行研究。根據(jù)系
-
CRSl0陀螺儀及其在角速率與轉(zhuǎn)角測(cè)量中的應(yīng)用
摘要：針對(duì)在轉(zhuǎn)向控制過(guò)程中，需要得到運(yùn)動(dòng)對(duì)象運(yùn)動(dòng)的角速率與轉(zhuǎn)角，設(shè)計(jì)了基于LMS8962 ARM微處理器與CRSl0高精度數(shù)字式陀螺儀的角速率與轉(zhuǎn)角測(cè)量系統(tǒng)，描述了CRSl0的功能特點(diǎn)及使用方法，闡述了系統(tǒng)設(shè)計(jì)的原理，并給
-
基于FPGA的?？臻g管理器的研究和設(shè)計(jì)
摘 要： 提出了一種將堆棧空間劃分為任務(wù)棧和中斷嵌套棧的設(shè)計(jì)結(jié)構(gòu)，使堆?？臻g最小化。采用VHDL硬件語(yǔ)言，在FPGA設(shè)備上模擬實(shí)現(xiàn)了具有自動(dòng)檢驗(yàn)功能的棧空間管理器。?？臻g管理器由不同功能的邏輯模塊組成，主要闡
-
基于FPGA的PCIE總線擴(kuò)展卡的設(shè)計(jì)
基于FPGA的PCIE總線擴(kuò)展卡的設(shè)計(jì)
-
基于嵌入式NiosⅡ軟核的串口直接讀寫寄存器方式編程
討論了NiosⅡ軟棱的串口直接讀寫寄存器方式的編程方法，并給出了參考源代碼。它與C語(yǔ)言的標(biāo)準(zhǔn)輸入／輸出語(yǔ)句相比，可極大地縮短程序執(zhí)行時(shí)間，并使得CPU能同時(shí)處理其他事務(wù)。根據(jù)此代碼編寫了應(yīng)用測(cè)試程序，并進(jìn)行了測(cè)試。測(cè)試結(jié)果顯示串口通信運(yùn)行良好，較為穩(wěn)定。
-
基于嵌入式NiosⅡ軟核的串口直接讀寫寄存器方式編程
基于嵌入式NiosⅡ軟核的串口直接讀寫寄存器方式編程
-
基于嵌入式NiosⅡ軟核的串口直接讀寫寄存器方式編程
基于嵌入式NiosⅡ軟核的串口直接讀寫寄存器方式編程
-
基于EPIC技術(shù)的密碼處理器體系結(jié)構(gòu)研究與設(shè)計(jì)
基于EPIC技術(shù)的密碼處理器體系結(jié)構(gòu)研究與設(shè)計(jì)
-
基于MAXQ3120微控制器的電表(EM)參考設(shè)計(jì)
MAXQ3120電表(EM)參考設(shè)計(jì)構(gòu)建了一款多功能、多費(fèi)率電表，它符合世界范圍的全部可用標(biāo)準(zhǔn)。參考設(shè)計(jì)構(gòu)成了一款能夠適合各地要求和各種性能要求的電表原型。這篇文檔將指導(dǎo)軟件工程師，通過(guò)定制代碼實(shí)現(xiàn)一些特殊的需求
-
基于MAXQ3120微控制器的電表(EM)參考設(shè)計(jì)
MAXQ3120電表(EM)參考設(shè)計(jì)構(gòu)建了一款多功能、多費(fèi)率電表，它符合世界范圍的全部可用標(biāo)準(zhǔn)。參考設(shè)計(jì)構(gòu)成了一款能夠適合各地要求和各種性能要求的電表原型。這篇文檔將指導(dǎo)軟件工程師，通過(guò)定制代碼實(shí)現(xiàn)一些特殊的需求
-
內(nèi)聯(lián)匯編的技巧
有時(shí)我們的程序需要一些很高的執(zhí)行效率或者執(zhí)行系統(tǒng)底層的功能模塊,這些關(guān)鍵的部分我們可以采用內(nèi)聯(lián)匯編直接插入?yún)R編指令來(lái)達(dá)到我們的要求,以下是幾個(gè)技巧與大家共同探討. 1.內(nèi)聯(lián)匯編嵌入VC語(yǔ)句： 在VC中內(nèi)
-
內(nèi)聯(lián)匯編的技巧
內(nèi)聯(lián)匯編的技巧
-
采用EPIC技術(shù)的可編程密碼處理器設(shè)計(jì)
采用EPIC技術(shù)的可編程密碼處理器設(shè)計(jì)
- AMD 2026技術(shù)日4月2日登陸北京，21ic邀你來(lái)報(bào)名
- 《21ic技術(shù)洞察》系列欄目第二期：工業(yè)自動(dòng)化中的AI視覺(jué)系統(tǒng)
- 歐姆龍電子樣品商城小程序來(lái)襲，找樣品不用等！現(xiàn)貨供應(yīng)+全場(chǎng)包郵
- Littelfuse應(yīng)用學(xué)習(xí)社第一期：打造更穩(wěn)定與安全的數(shù)據(jù)中心解決方案
- 安富利3kW模擬電源供應(yīng)器（PSU）解決方案開(kāi)發(fā)板來(lái)襲，申請(qǐng)領(lǐng)好禮
- 得捷芯聞解碼視頻研習(xí)站第五期：打造更安全、更智能、更舒適、高續(xù)航的駕乘體驗(yàn)
- FPGA供電應(yīng)用遇挑戰(zhàn)？MPS高性能FPGA供電解決方案幫你破局
