-
基于65 nm工藝的SOC物理設計中的關鍵技術研究
摘 要：隨工藝的演進，集成電路發(fā)展已經進入超深亞微米階段，芯片的成本、，性能、功耗、信號完整性等問題將成 為制約SOC芯片設計的關鍵問題。文章基于65GP工藝的實際項目模塊級物理設計，在現超深亞微米下，對芯片的低功耗、 congestion,信號完整，性等后端物理設計等關鍵問題進行了細致研究，并提出了一些新方法和新思想，從而提高了signoff的交 付質量，完成了tapeout要求。
-
FIFO隊列原理簡述 擁塞避免原理
擁塞管理是指網絡在發(fā)生擁塞時，如何進行管理和控制。FIFO隊列不對報文進行分類，按報文到達接口的先后順序讓報文進入隊列，采用盡力而為的轉發(fā)模式，PQ隊列是針對關鍵業(yè)務應用設計的。
