摘要:本文提出了基于FPGA正碼速調(diào)整的設(shè)計方案,采用格雷碼對地址編碼的異步FIFO設(shè)計,并利用MAXPLUSⅡ進行編譯和仿真。結(jié)果表明,設(shè)計方法切實可行。 1 引言 在時分制數(shù)字通信系統(tǒng)中,為了擴大傳輸容量和提高傳輸效
ADI數(shù)據(jù)中心白皮書搶先看,測試領(lǐng)紅包
51單片機到ARM征服嵌入式系列課程
跟我學(xué)DC-DC電源管理技術(shù)——第一章,常用DC-DC技術(shù)解析
商用 c++經(jīng)驗總結(jié)(入門套路)
野火F103開發(fā)板-MINI教學(xué)視頻(提高篇)
內(nèi)容不相關(guān) 內(nèi)容錯誤 其它
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號:京ICP證070360號 21ic電子網(wǎng) 2000- 版權(quán)所有 用戶舉報窗口( 郵箱:macysun@21ic.com )
京公網(wǎng)安備 11010802024343號