基于FPGA的基音檢測算法的設(shè)計與實現(xiàn)

將FPGA應(yīng)用在數(shù)字信號處理的主流技術(shù)DSP中是Altera推廣的重要應(yīng)用之一，本文依據(jù)Altera提出的基于FPGA的DSP解決方案，按照面向系統(tǒng)級和算法級的硬件設(shè)計思路

基于DSP Builder的VGA接口設(shè)計

本文給出了基于Altera DSP Builder平臺下VGA接口的系統(tǒng)級設(shè)計方法。該接口模塊可利用NiosⅡ進行靈活地控制和配置。文中在CycloneⅡ DSP平臺上實現(xiàn)了該設(shè)計并驗證了設(shè)計的有效性。

基于DSP Builder的VGA接口設(shè)計

本文給出了基于Altera DSP Builder平臺下VGA接口的系統(tǒng)級設(shè)計方法。該接口模塊可利用NiosⅡ進行靈活地控制和配置。文中在CycloneⅡ DSP平臺上實現(xiàn)了該設(shè)計并驗證了設(shè)計的有效性。

基于DSP Builder的VGA接口設(shè)計

基于DSP Builder的VGA接口設(shè)計

基于ARM的ADSL2+測試儀的設(shè)計與實現(xiàn)

基于ARM的ADSL2+測試儀的設(shè)計與實現(xiàn)

基于ARM的ADSL2+測試儀的設(shè)計與實現(xiàn)

基于ARM的ADSL2+測試儀的設(shè)計與實現(xiàn)

基于ARM的ADSL2+測試儀的設(shè)計與實現(xiàn)

基于ARM的ADSL2+測試儀的設(shè)計與實現(xiàn)

自頂向下基于DSP Builder的PID控制系統(tǒng)開發(fā)

在控制領(lǐng)域中，PID控制足最早發(fā)展起來的控制策略之一，由于其算法簡單、魯棒性好和可靠性高，被廣泛應(yīng)用于工業(yè)過程控制。

自頂向下基于DSP Builder的PID控制系統(tǒng)開發(fā)

在控制領(lǐng)域中，PID控制足最早發(fā)展起來的控制策略之一，由于其算法簡單、魯棒性好和可靠性高，被廣泛應(yīng)用于工業(yè)過程控制。

基于DSP Builder的DDS設(shè)計及其FPGA實現(xiàn)

本文利用QuartusⅡ和Matlab/Simulink之間的接口工具DSP Builder來設(shè)計整個DDS系統(tǒng).

基于DSP Builder的DDS設(shè)計及其FPGA實現(xiàn)

本文利用QuartusⅡ和Matlab/Simulink之間的接口工具DSP Builder來設(shè)計整個DDS系統(tǒng).

是啊，我就在吃老本騙工資

SOPC Builder提高了Altera Quartus II用戶的效率

小小的笑話，看出人生哲理

父子二人經(jīng)過五星級飯店門口，看到一輛十分豪華的進口轎車。兒子不屑地對他的父親說：「坐這種車的人，肚子里一定沒有學(xué)問！」父親則輕描淡寫地回答 ：「說這種話的人 ，口袋里一定沒有錢！」