-
瑞昱獲Cadence Tensilica HiFi 音頻/語音DSP IP內(nèi)核授權(quán)
Cadence設(shè)計系統(tǒng)公司今天宣布，瑞昱半導體公司(Realtek Semiconductor Corp)獲得Cadence Tensilica(Cadence® Tensilica®)授權(quán)，可使用HiFi 音頻/語音DSP(數(shù)字信號處理器)IP內(nèi)核，配合Sensory公司(IC和嵌入
-
華力微電子基于Cadence數(shù)字工具開發(fā)55納米參考設(shè)計流程
Cadence設(shè)計系統(tǒng)公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence Encounter數(shù)字技術(shù)交付出55納米平臺的參考設(shè)計流程。從現(xiàn)在起，華力微電子首次在其已建立的55 納米工藝平臺上實現(xiàn)了從 RTL到GDSII
-
瑞昱獲授權(quán)使用Cadence Tensilica HiFi 音頻/語音DSP IP內(nèi)核
Cadence設(shè)計系統(tǒng)公司日前宣布，瑞昱半導體公司(Realtek Semiconductor Corp)獲得Cadence Tensilica(Cadence® Tensilica®)授權(quán)，可使用HiFi 音頻/語音DSP(數(shù)字信號處理器)IP內(nèi)核，配合Sensory公司(IC和嵌入式
-
瑞昱獲授權(quán)使用Cadence Tensilica HiFi 音頻/語音DSP IP內(nèi)核
21ic訊 Cadence設(shè)計系統(tǒng)公司日前宣布，瑞昱半導體公司(Realtek Semiconductor Corp)獲得Cadence Tensilica(Cadence® Tensilica®)授權(quán)，可使用HiFi 音頻/語音DSP(數(shù)字信號處理器)IP內(nèi)核，配合Sensory公司(I
-
華力微電子基于Cadence Encounter數(shù)字技術(shù)交付55nm平臺參考設(shè)計流程
Cadence設(shè)計系統(tǒng)公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence ® Encounter®數(shù)字技術(shù)交付出55納米平臺的參考設(shè)計流程。從現(xiàn)在起，華力微電子首次在其已建立的55 納米工藝平臺上實現(xiàn)了從
-
華力微電子開發(fā)55納米平臺的參考設(shè)計流程
21ic訊 Cadence設(shè)計系統(tǒng)公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence ® Encounter® 數(shù)字技術(shù)交付出55納米平臺的參考設(shè)計流程。從現(xiàn)在起，華力微電子首次在其已建立的55 納米工藝平臺上
-
意法半導體(ST)、ARM和Cadence三方合作虛擬原型的研發(fā)
【導讀】意法半導體、ARM和Cadence Design Systems公司天宣布，三方已向Accellera系統(tǒng)促進會(Accellera Systems Initiative)的SystemC語言工作組提交了三個新的技術(shù)方案。此次三方合作將進一步提高不同模型工具之間的
-
瑞薩介紹IC和封裝的整合設(shè)計環(huán)境，支持2.5維及三維封裝
在Cadence Design Systems公司和INNOTECH公司于2013年7月19日在日本橫濱市舉辦的“CDNLive Japan 2013”上，瑞薩電子的模擬設(shè)計技術(shù)開發(fā)部主任永野民雄發(fā)表演講，介紹了該公司的IC和封裝的整合設(shè)計環(huán)境。永野介紹說，
-
ST、ARM和Cadence聯(lián)合向Accellera 系統(tǒng)促進會提交三個新方案
21ic訊 意法半導體、ARM和 Cadence Design Systems公司宣布，三方已向Accellera系統(tǒng)促進會(Accellera Systems Initiative)的SystemC語言工作組提交了三個新的技術(shù)方案。此次三方合作將進一步提高不同模型工具之間的
-
ST、ARM、 Cadence聯(lián)合提高不同模型工具之間的互通性
意法半導體、ARM和 Cadence Design Systems公司天宣布，三方已向Accellera系統(tǒng)促進會(Accellera Systems Initiative)的SystemC語言工作組提交了三個新的技術(shù)方案。此次三方合作將進一步提高不同模型工具之間的互通性
-
Cadence推全新用于PCIe 3.0的SpeedBridge Adapter
Cadence設(shè)計系統(tǒng)公司今天宣布推出全新用于PCIe 3.0的SpeedBridge Adapter。它為設(shè)計師們提供了一個重要的工具，來驗證和確認他們的PCI Express (PCIe) 設(shè)計。這一全新適配器在搭配Cadence Palladium Verification Co
-
Cadence全新SpeedBridge Adapter實現(xiàn)對PCIe 3.0設(shè)計的確認和驗證
21ic訊—全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司今天宣布推出全新用于PCIe 3.0的SpeedBridge® Adapter。它為設(shè)計師們提供了一個重要的工具，來驗證和確認他們的PCI Express (PCIe) 設(shè)計。這一全新適配
-
聯(lián)電采用益華DFM Signoff設(shè)計流程
益華宣布經(jīng)過廣泛的基準測試后，聯(lián)華電子已經(jīng)采用Cadence設(shè)計中(In-design)與signoff DFM(Design-for-manufacturing)流程，執(zhí)行28奈米(nm)制程設(shè)計的實體signoff與電子變異性最佳化。這個流程解決隨機與系統(tǒng)良率問題
-
創(chuàng)意、聯(lián)電運用Cadence技術(shù)克服先進制程設(shè)計挑戰(zhàn)
益華電腦(Cadence Design Systems)近日宣布兩項成功合作案例，其一為設(shè)計服務(wù)業(yè)者創(chuàng)意電子(GUC)運用Cadence Encounter數(shù)位設(shè)計實現(xiàn)系統(tǒng)(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功
-
Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進制程設(shè)計挑戰(zhàn)
益華電腦(Cadence Design Systems)近日宣布兩項成功合作案例，其一為設(shè)計服務(wù)業(yè)者創(chuàng)意電子(GUC)運用Cadence Encounter數(shù)位設(shè)計實現(xiàn)系統(tǒng)(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功
-
Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進制程設(shè)計挑戰(zhàn)
益華電腦(Cadence Design Systems)近日宣布兩項成功合作案例，其一為設(shè)計服務(wù)業(yè)者創(chuàng)意電子(GUC)運用Cadence Encounter數(shù)位設(shè)計實現(xiàn)系統(tǒng)(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功
-
迎接先進制程挑戰(zhàn) Cadence強調(diào)創(chuàng)新與合作
EDA供應(yīng)商益華電腦(Cadence)的年度技術(shù)研討會 CDNLive 臺灣場次，于本月上旬在新竹圓滿落幕；本年度的研討會除了邀集來自臺積電(TSMC)、智原(Faraday)、ARM等大廠的高階主管發(fā)表專題演說，亦安排了多場由創(chuàng)意(GUC)、
-
Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進制程設(shè)計挑戰(zhàn)
益華電腦(Cadence Design Systems)近日宣布兩項成功合作案例，其一為設(shè)計服務(wù)業(yè)者創(chuàng)意電子(GUC)運用Cadence Encounter數(shù)位設(shè)計實現(xiàn)系統(tǒng)(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功
-
聯(lián)華電28nm節(jié)點采用Cadence物理和電學制造性設(shè)計簽收
Cadence設(shè)計系統(tǒng)公司昨日宣布，歷經(jīng)廣泛的基準測試后，半導體制造商聯(lián)華電子(UMC)已采用Cadence“設(shè)計內(nèi)”和“簽收”可制造性設(shè)計(DFM)流程對28納米設(shè)計進行物理簽收和電學變量優(yōu)化。該流程既解
-
Cadence采用全新Virtuoso版圖套件大幅加快芯片設(shè)計
摘要：· Cadence 可支持電學感知設(shè)計(EAD)的版圖套件，(EAD)在版圖繪制過程中可實現(xiàn)實時寄生參數(shù)提取，從而為工程師們節(jié)省從數(shù)天到數(shù)周不等的設(shè)計時間。· 新產(chǎn)品和方法學減少了進行多次設(shè)計反復和&ldq
