
多年以來,在ASSP、ASIC、DSP、FPGA等芯片的選擇問題上,高端通信系統(tǒng)設計師總面臨諸多棘手而復雜的難題。
隨著Internet的迅猛發(fā)展和各種無線業(yè)務需求的增加,目前以承載單一話音業(yè)務為主的無線通信網(wǎng)已經(jīng)越來越不適應人們的需要,所以,以大容量、高數(shù)據(jù)率和承載多媒體業(yè)務為目的的第三代移動通信系統(tǒng)(IMT-2000)成為無線通信的發(fā)展方向。
在設計大型FPGA信號處理系統(tǒng)時,設計師往往需要很長的仿真時間。FPGA設計工具(例如賽靈思的System Generator for DSP)通過提供穩(wěn)固的硬件在環(huán)路(hardware-in-the-loop)接口,允許用戶直接利用FPGA硬件進行設計仿真,從而解決仿真時間過長的問題。這些接口允許用戶利用硬件進行部分設計仿真,從而在相當程度上加快了仿真速度(通??蛇_一個數(shù)量級或更多)。同時,利用硬件在環(huán)接口還使系統(tǒng)具備了實時FPGA硬件調(diào)試和驗證功能。
傳統(tǒng)上,降低軟件無線電(SDR)硬件的功耗一直是我們工作的重點,但是,顯而易見軟件也有重要影響,因此,需要一種降低SDR功耗的整體設計方法。一種能發(fā)揮SDR功能的測試床能幫我們解決這個問題。
FPGA的基準時鐘為來自DSP輸出的32MHz時鐘,經(jīng)過片內(nèi)數(shù)字時鐘網(wǎng)絡(PLL),可以得到系統(tǒng)所需要的多種時鐘。圖文混合主要是控制觀瞄系統(tǒng)顯示屏的顯示內(nèi)容與相應的位置。利用EP2S30F484的內(nèi)部RAM配置了許多獨立的小RAM塊,DSP根據(jù)不同的控制命令向這些RAM塊寫入不同的顯示內(nèi)容。FPGA再根據(jù)顯示位置的分布,以記數(shù)的方式在屏幕上控制顯示內(nèi)容輸出,達到圖文混合。
“今天,F(xiàn)PGA越來越多地應用在多種DSP中。我們預計這一趨勢在未來幾年會更加明顯?!泵绹{(diào)查機構(gòu)Berkeley設計技術(shù)公司做了上述預測。以Xilinx和Altera為主的兩大FPGA廠商多年前就涉足了DSP應用領域,近一、兩年,隨著3G通信、視頻成像等領域的發(fā)展,F(xiàn)PGA for DSP(FPGA的DSP)再次成為了熱點。
生化反應池在水處理過程中非常重要。需要通過調(diào)整風機的轉(zhuǎn)速控制反應池中的DO值。理論上應該通過調(diào)節(jié)電動機的轉(zhuǎn)速來實現(xiàn),但實際上卻是利用擋板閥門后者放空的方法進行調(diào)節(jié)。這種方法極大地浪費了電力資源。以美國TI公司推出的TMS320LF2407為代表的面向電機控制的高性能數(shù)字信號處理可以對電機進行精確控制,大大提高了交流電機的性能,能夠設計出性能優(yōu)良的控制系統(tǒng)。
3G手機的數(shù)據(jù)速率將高達2Mbps,因而能支持包括數(shù)據(jù)服務和互聯(lián)網(wǎng)連接在內(nèi)的各種多媒體應用,相對2G產(chǎn)品而言,其主要特點是屏幕更大、鍵盤更小。為了解決用小鍵盤進行撥號和單詞輸入的難題,利用自動語音識別(ASR)功能完成語音撥號將成為3G手機的新特點。本文介紹高性能低成本、低功耗DSP芯片在下一代無鍵盤手機應用中的選擇策略。
經(jīng)過20多年的努力后,在工藝技術(shù)進步和市場需求的推動下,“大器晚成”的FPGA終于從外圍邏輯應用進入到信號處理系統(tǒng)核心。在多個應用場合擊敗ASIC后,現(xiàn)在FPGA廠商又開始將目光瞄向了一向是親密戰(zhàn)友的DSP陣營。
數(shù)字信號處理器具有高效的數(shù)值運算能力,并能提供良好的開發(fā)環(huán)境,而可編程邏輯器件具有高度靈活的可配置性。本文描述了通過采用TMS320C32浮點DSP和可編程邏輯器件(FPGA)的組合運用來構(gòu)成高速高精運動控制器, 該系統(tǒng)通過B樣條插值算法對運動曲線進行平滑處理以及運用離散PID算法對運動過程加以控制。
目前國內(nèi)急需一種能夠?qū)﹄娀鸸て返陌l(fā)火過程進行實時無損耗監(jiān)測的方法和手段,并根據(jù)監(jiān)測結(jié)果對火工品的可靠性進行準確的判決和認證,解決科研和生產(chǎn)過程中的具體問題。本系統(tǒng)采用感應式線圈作為非接觸式啟爆電流的啟爆裝置,并采用高速A/D、FPGA、DSP等先進的集成電路實現(xiàn)了電火工品的無損耗檢測。其主要目的是:第一,解決電火工品可靠性試驗中微秒級瞬態(tài)信號的檢測、處理和存儲技術(shù);第二,為可靠性試驗提供一種在線的無損耗實時檢測系統(tǒng),以便對電火工品的發(fā)火全過程進行監(jiān)測;第三,為電火工品的發(fā)火可靠性認證和評估提供真實的評價依
信號處理是連接現(xiàn)實世界和數(shù)字運算世界的橋梁。隨著用數(shù)字信號處理實現(xiàn)的算法變得日益復雜,對這些算法的性能要求呈指數(shù)上升。針對成本敏感的大批量設備,比如蜂窩電話、機頂盒和電腦圖形卡等,這一要求正在大力推動非常特殊的特殊應用標準產(chǎn)品(ASSP)的開發(fā)。然而對許多其它設備來說,實現(xiàn)高性能數(shù)字信號處理的唯一選擇是通用數(shù)字信號處理器(DSP)以及最新的現(xiàn)場可編程門陣列(FPGA)。
CPLD為設計任務從最簡單的PAL綜合設計到先進的實時硬件現(xiàn)場升級提供了全套的解決方法。本文討論如何使用Xilinx公司的CPLD器件XC9500LV實現(xiàn)PLX9054的局部總線 (local bus)和DSP的HPI口之間的實時通信。采用這種設計可以以單字或DMA方式完成主機與DSP之間的高速數(shù)據(jù)傳輸,傳輸速率達到16Mb/s??梢詰糜趯崟r的圖形、圖像及動畫處理場合。
電子產(chǎn)品中數(shù)字信號處理(DSP)芯片的使用率正急劇增加?,F(xiàn)場可編程門陣列(FPGA)可支持數(shù)百萬個門,并以DSP為中心,這種特性使其性能比標準的DSP芯片有了大幅提升。此外,F(xiàn)PGA還可進行中小型批量生產(chǎn),能支持非常強大的原型設計與驗證技術(shù),以實現(xiàn)DSP算法的實時仿真。但為FPGA和ASIC創(chuàng)建可移植性算法IP也面臨著諸多挑戰(zhàn)與要求。
隨著數(shù)字融合的進一步發(fā)展,系統(tǒng)的設計和實現(xiàn)需要更大的靈活性,以解決將完全不同的標準和要求集成為同類產(chǎn)品時引發(fā)的諸多問題。本文介紹FPGA在視頻處理中的應用,與ASSP和芯片組解決方案相比,F(xiàn)PGA可根據(jù)當前(中國)設計工程師的實際需求提供不同層次的靈活性,并保持明顯優(yōu)于傳統(tǒng)DSP的性能。
采用專用器件實現(xiàn)數(shù)字信號處理是目前中國工程師的一個主要選擇。Altera公司Tony San認為,面對實現(xiàn)多速濾波的各種方案,設計工程師必須評估所需的數(shù)據(jù)吞吐量,提出高效率的實現(xiàn)方案并正確地選擇各類硬件,從而實現(xiàn)設計優(yōu)化與盡快完工之間的平衡。
介紹由美國TI公司的數(shù)字信號處理器TMS320LF2407A和SGS公司的步進電機驅(qū)動芯片PBL3717A構(gòu)成的兩相混合式步進電機的控制系統(tǒng)。步進電機是數(shù)字控制系統(tǒng)中的一種重要執(zhí)行元件,廣泛應用于各種控制系統(tǒng)中。它是一種將電脈沖信號轉(zhuǎn)換為位移或轉(zhuǎn)速的控制電機,輸入一個脈沖信號,電機就轉(zhuǎn)動一個角度或前進一步。
在當前信息化、數(shù)字化進程中,信號作為信息的傳輸和處理對象,逐漸由模擬信號變成數(shù)字信號。信息化的基礎是數(shù)字化,而數(shù)字化的核心技術(shù)之一就是數(shù)字信號處理。數(shù)字信號處理技術(shù)已成為人們?nèi)找骊P(guān)注的并得到迅速發(fā)展的前沿技術(shù)。DSP作為一種特別適合于進行數(shù)字信號處理運算的微處理器,憑借其獨特的硬件結(jié)構(gòu)和出色的數(shù)字信號處理能力,廣泛應用于通訊、語言識別、圖像處理、自動控制等領域。