PLD/FPGA硬件語言設計verilog HDL

PLD/FPGA硬件語言設計verilog HDL

基于Verilog HDL的UART模塊設計與仿真

摘要：通用異步收發(fā)器UART常用于微機和外設之間的數(shù)據(jù)交換，針對UART的特點，提出了一種基于Ver4log HDL的UART設計方法。采用自頂向下的設計路線，結(jié)合狀態(tài)機的描述形式，使用硬件描述語言設計UART的頂層模塊及各個子

明基推出低價位的19寸LED背光液晶屏幕G920WL

近日，明基新推出兩款LCD屏，一款是19寸的G920WL，另一款為18.5寸G922HDL，二者皆采用LED背光。規(guī)格上來說，亮度250，5毫秒反應時間，1000：1對比。明基推出的19寸LED背光液晶屏幕G920WL 以往，液晶屏幕只要是采用LE

基于Verilog HDL的DDS設計與仿真

直接數(shù)字頻率合成技術(shù)(Direct Digital Synthesize，DDS)是繼直接頻率合成技術(shù)和鎖相式頻率合成技術(shù)之后的第三代頻率合成技術(shù)。它采用全數(shù)字技術(shù)，并從相位角度出發(fā)進行頻率合成。隨著微電子技術(shù)和數(shù)字集成電路的飛速

基于Verilog HDL的DDS設計與仿真

基于Verilog HDL的DDS設計與仿真

基于Verilog HDL數(shù)字電位器ADN2850的串口控制

　0 引 言　　數(shù)字電位器是利用微電子技術(shù)制成的集成電路，它是依靠電阻陣列和多路模擬開關的組合完成阻值的變化。它沒有可動的滑臂，而通過按鈕輸入信號，或是通過數(shù)字輸入信號改變數(shù)字電位器的阻值。數(shù)字電位器由于

基于Verilog HDL數(shù)字電位器ADN2850的串口控制

摘要：數(shù)字電位器由于可調(diào)精度高，更穩(wěn)定，定位更準確，操作更方便，數(shù)據(jù)可長期保存和隨時刷新等優(yōu)點，在某些場合具有模擬電位器不可比擬的優(yōu)勢。論述對數(shù)字電位器ADN2850的一種方便的控制方法，通過計算機上的串口直

基于Verilog HDL的FIR數(shù)字濾波器設計與仿真

本文主要分析了FIR數(shù)字濾波器的基本結(jié)構(gòu)和硬件構(gòu)成特點，簡要介紹了FIR濾波器實現(xiàn)的方式優(yōu)缺點；結(jié)合Altera公司的Stratix系列產(chǎn)品的特點，以一個基于MAC的8階FIR數(shù)字濾波器的設計為例，

基于Verilog HDL的FIR數(shù)字濾波器設計與仿真

本文主要分析了FIR數(shù)字濾波器的基本結(jié)構(gòu)和硬件構(gòu)成特點，簡要介紹了FIR濾波器實現(xiàn)的方式優(yōu)缺點；結(jié)合Altera公司的Stratix系列產(chǎn)品的特點，以一個基于MAC的8階FIR數(shù)字濾波器的設計為例，

ST-BUS總線接口模塊的Verilog HDL設計

結(jié)合某專用通信系統(tǒng)E1接口轉(zhuǎn)換板的設計，本文對ST-BUS總線進行了介紹，討論了ST-BUS總線接口收發(fā)模塊的設計方法，給出了Verilog HDL實現(xiàn)和模塊的時序仿真圖。

Actel 優(yōu)化圖形HDL設計輸入環(huán)境

硬件描述語言HDL的現(xiàn)狀與發(fā)展

從數(shù)字系統(tǒng)設計的性質(zhì)出發(fā)，結(jié)合目前迅速發(fā)展的芯片系統(tǒng)，比較、研究各種硬件描述語言。

FREEHDL V20000426

FREEHDL V20000426