FPGA IP核復(fù)用實(shí)戰(zhàn):AXI總線接口配置與中斷處理模塊封裝
Video In to AXI-Stream IP 核:架構(gòu)、應(yīng)用與實(shí)現(xiàn)(中)
Video In to AXI-Stream IP 核:架構(gòu)、應(yīng)用與實(shí)現(xiàn)(下)
Video In to AXI-Stream IP 核:架構(gòu)、應(yīng)用與實(shí)現(xiàn)(上)
DDR4 MIG IP核的詳細(xì)介紹與配置探索
基于MCU器件如何實(shí)現(xiàn)IP核的設(shè)計(jì)?
Arasan與Testmetrix攜手合作
新思科技宣布推出全新神經(jīng)處理單元(NPU)IP核和工具鏈
新思科技推出全新神經(jīng)處理器IP核,提供業(yè)界領(lǐng)先的3500 TOPS性能
一種基于ARM的IEEE802.11MAC協(xié)議IP核設(shè)計(jì)
基于SmartFusion2及RMII開發(fā)網(wǎng)口驅(qū)動
預(yù)算:¥800fpga+ulpi phy實(shí)現(xiàn)USB AUDIO接口
預(yù)算:¥10000基于ALTERA的軟核ucosii實(shí)現(xiàn)CAN通信
預(yù)算:¥10000XDMA PCI-E windows驅(qū)動開發(fā)指導(dǎo)
預(yù)算:¥150000XLINX ZYNQ 系統(tǒng) arm端數(shù)據(jù)讀寫問題
預(yù)算:¥5000