-
NIOS II IDE 如何設置頭文件路徑
NIOS II IDE 如何設置頭文件路徑
-
采用NioslI的SOPC系統(tǒng)的LCD顯示驅(qū)動IP核方案設計
采用NioslI的SOPC系統(tǒng)的LCD顯示驅(qū)動IP核方案設計
-
采用NioslI的SOPC系統(tǒng)的LCD顯示驅(qū)動IP核方案設計
采用NioslI的SOPC系統(tǒng)的LCD顯示驅(qū)動IP核方案設計
-
基于NIOS_II多核技術的Hopfield神經(jīng)網(wǎng)絡的硬件實現(xiàn)
基于NIOS_II多核技術的Hopfield神經(jīng)網(wǎng)絡的硬件實現(xiàn)
-
基于NIOS_II多核技術的Hopfield神經(jīng)網(wǎng)絡的硬件實現(xiàn)
基于NIOS_II多核技術的Hopfield神經(jīng)網(wǎng)絡的硬件實現(xiàn)
-
基于Nios II的MRI脊柱圖像分割系統(tǒng)
一. 設計概述1. 設計意圖迅速發(fā)展的醫(yī)學影像技術不斷的推動現(xiàn)代醫(yī)學進步，CT、MRI、PET廣泛地應用與臨床診斷分析。其作用已經(jīng)從人體組織器官解剖結(jié)構(gòu)的非侵入檢查和可視化，發(fā)展成一種用于手術計劃和仿真、手術導航、
-
基于Nios II的MRI脊柱圖像分割系統(tǒng)
一. 設計概述1. 設計意圖迅速發(fā)展的醫(yī)學影像技術不斷的推動現(xiàn)代醫(yī)學進步，CT、MRI、PET廣泛地應用與臨床診斷分析。其作用已經(jīng)從人體組織器官解剖結(jié)構(gòu)的非侵入檢查和可視化，發(fā)展成一種用于手術計劃和仿真、手術導航、
-
基于Nios II的MRI脊柱圖像分割系統(tǒng)
基于Nios II的MRI脊柱圖像分割系統(tǒng)
-
基于Nios II的MRI脊柱圖像分割系統(tǒng)
基于Nios II的MRI脊柱圖像分割系統(tǒng)
-
智能型動態(tài)圖像追蹤自控車
去年十月份Toyota Lexus 的2007 年最新車款Lexus LS 460 和Lexus LS 460L 在美國市場上市，兩部車子都裝置了Toyota 最新發(fā)展的”高級停車導引系統(tǒng)(Advanced Parking Guidance System)”，這個系統(tǒng)是使用一
-
智能型動態(tài)圖像追蹤自控車
去年十月份Toyota Lexus 的2007 年最新車款Lexus LS 460 和Lexus LS 460L 在美國市場上市，兩部車子都裝置了Toyota 最新發(fā)展的”高級停車導引系統(tǒng)(Advanced Parking Guidance System)”，這個系統(tǒng)是使用一
-
智能型動態(tài)圖像追蹤自控車
智能型動態(tài)圖像追蹤自控車
-
用FPGA實現(xiàn)Nios II嵌入式系統(tǒng)配置技術
用FPGA實現(xiàn)Nios II嵌入式系統(tǒng)配置技術
-
用FPGA實現(xiàn)Nios II嵌入式系統(tǒng)配置技術
用FPGA實現(xiàn)Nios II嵌入式系統(tǒng)配置技術
-
在20分鐘內(nèi)建立一個NIOS II開發(fā)環(huán)境的方法
一、 軟件安裝 1． 首先，安裝NIOS II 開發(fā)包。采用虛擬光驅(qū)軟件，如DAEMON 等將NIOS II V1.0 BUILD316E.ISO 文件映射到虛擬光驅(qū)上； 點擊光驅(qū)圖標，會自動運行安裝程序 選擇第一個選項，Install； 選擇 Next
-
在20分鐘內(nèi)建立一個NIOS II開發(fā)環(huán)境的方法
在20分鐘內(nèi)建立一個NIOS II開發(fā)環(huán)境的方法
-
在20分鐘內(nèi)建立一個NIOS II開發(fā)環(huán)境的方法
在20分鐘內(nèi)建立一個NIOS II開發(fā)環(huán)境的方法
-
基于Nios II處理器的SVPWM IP Core設計
摘要 為降低FPGA實現(xiàn)3電平SVPWM算法的復雜性，減小SVPWM模塊所占用的資源，文中利用正弦函數(shù)和余弦函數(shù)的關系，采用小容量ROM提出了一種新的SVPWM控制算法。利用Verilog HDL實現(xiàn)了算法的硬件設計，并封裝成IP核以方便
-
基于Nios II步進電機控制器IP核的設計與實現(xiàn)
摘要 根據(jù)Nios II處理器的Avalon總線規(guī)范，設計了一款面向步進電機的控制器IP核。該定制IP核采用軟、硬件協(xié)同設計的方法，功能符合Avalon總線的讀寫傳輸時序，具有完備的步進電機驅(qū)動能力。仿真結(jié)果表明，該IP核具有
-
基于Nios II處理器的SVPWM IP Core設計
基于Nios II處理器的SVPWM IP Core設計
