PCIE

我要報錯

PCI-Express(peripheralcomponentinterconnectexpress)是一種高速串行計算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，它原來的名稱為“3GIO”，是由英特爾在2001年提出的，旨在替代舊的PCI，PCI-X和AGP總線標(biāo)準(zhǔn)。

嵌入式系統(tǒng)的PCIe時鐘分配

PCI Express(PCIe)是嵌入式和其它系統(tǒng)類型的背板間通信的一個非常理想的協(xié)議。然而，在嵌入式環(huán)境中，背板連接器引腳通常很昂貴，因此，采用點(diǎn)對點(diǎn)連接的星型結(jié)構(gòu)的PCIe時鐘分配方案并不理想。本文將討論如何使用一個

數(shù)字電源
2010-03-23

時鐘 PCIE 嵌入式系統(tǒng) PLL
利用串行RapidIO連接功能增強(qiáng)DSP協(xié)處理能力

SRIO 正出現(xiàn)在大量新應(yīng)用中，主要以有線和無線應(yīng)用中的 DSP 為中心。在 Xilinx 器件中實(shí)現(xiàn) SRIO 架構(gòu)的主要優(yōu)勢包括：整個 SRIO 端點(diǎn)解決方案的可用性;靈活性和可擴(kuò)展性，便于使用同樣的硬件和軟件架構(gòu)制成不同級別的產(chǎn)品;通過新 GTP 收發(fā)器和 65 nm 技術(shù)實(shí)現(xiàn)了低功耗;通過 CORE Generator 軟件 GUI 工具輕松進(jìn)行配置;與業(yè)界領(lǐng)先的供應(yīng)商間的硬件協(xié)同工作能力經(jīng)過了驗(yàn)證，支持其器件上的 SRIO 連接; 通過使用 PCIe 和 TEMAC 等集成 I/O 模塊，實(shí)現(xiàn)了系統(tǒng)集成，從而降低了總體系統(tǒng)成本。

單片機(jī)
2010-03-03

DSP RAPIDIO VIRTEX-5 PCIE
PCIe：緩和一致性與互操作性挑戰(zhàn)

EDA行業(yè)發(fā)布了許多能夠解決這個挑戰(zhàn)的方案。這些方案從高級驗(yàn)證、斷言語言和方??延伸到功能覆蓋工具和特定協(xié)議一致性測試的工具包。即便是有許多解決方案可從EDA行業(yè)獲得，但為確保流片前器件的一致性和互操作性而選擇最佳的解決方案，也要求對導(dǎo)致器件不一致或互操作性的問題有一個透徹的理解。

電子設(shè)計自動化
2010-03-01

器件 TE UI PCIE
利用串行RapidIO連接功能增強(qiáng)DSP協(xié)處理能力

SRIO 正出現(xiàn)在大量新應(yīng)用中，主要以有線和無線應(yīng)用中的 DSP 為中心。在 Xilinx 器件中實(shí)現(xiàn) SRIO 架構(gòu)的主要優(yōu)勢包括：整個 SRIO 端點(diǎn)解決方案的可用性;靈活性和可擴(kuò)展性，便于使用同樣的硬件和軟件架構(gòu)制成不同級別的產(chǎn)品;通過新 GTP 收發(fā)器和 65 nm 技術(shù)實(shí)現(xiàn)了低功耗;通過 CORE Generator 軟件 GUI 工具輕松進(jìn)行配置;與業(yè)界領(lǐng)先的供應(yīng)商間的硬件協(xié)同工作能力經(jīng)過了驗(yàn)證，支持其器件上的 SRIO 連接; 通過使用 PCIe 和 TEMAC 等集成 I/O 模塊，實(shí)現(xiàn)了

數(shù)字電源
2010-02-28

DSP RAPIDIO VIRTEX-5 PCIE
解決復(fù)雜的PCIe鏈接的技巧

解決復(fù)雜的PCIe鏈接的技巧

嵌入式教程
2010-02-26

寄存器 BSP GEN PCIE
用于帶有PCIe的嵌入式系統(tǒng)的散/聚式DMA

利用像散/聚DMA控制器這類先進(jìn)的載荷存儲數(shù)據(jù)引擎控制器，F(xiàn)PGA系統(tǒng)設(shè)計師能夠改進(jìn)與基于PCIe的系統(tǒng)設(shè)計相關(guān)的軟硬件中普遍存在的吞吐率和延遲方面的缺陷。

電子設(shè)計自動化
2010-02-26

緩沖器 DMA PCIE 嵌入式系統(tǒng)
采用橋接方案還是純PCIe方案

隨著采用純PCI Express(PCIe)系統(tǒng)的逐漸普及，許多常用端點(diǎn)解決方案正在針對PCIe連接進(jìn)行重新設(shè)計。這些解決方案包括網(wǎng)絡(luò)接口卡(NIC)、存儲主機(jī)總線適配器(HBA)、圖形卡、并口卡以及以前采用PCI和/或PCI-X接

通信技術(shù)
2010-02-25

AI SATA BSP PCIE
力科在DesignCon 2010上首家發(fā)布PCIe 3.0綜合測試解決方案

第一個支持PCIe 3.0的高性能通訊發(fā)生器和練習(xí)器 Summit Z3-16 Exerciser 同步2臺WaveMaster 8 Zi 在4通道上同時提供30GHz帶寬的Zi-8CH-SYNCH同步器第一個針對PCIe集成了示波器和協(xié)議分析儀的ProtoSync PE 第一個

測試測量
2010-02-08

測試解決方案力科 DESIGN PCIE
Mid-bus探頭(力科)

力科公司推出了全新的協(xié)議分析儀Summit T3-16上用的mid-bus探頭，支持PCIE 3.0規(guī)范（8GT/s 數(shù)據(jù)速率）。Mid-bus探頭可以連接到采用Intel mid-bus探頭引腳規(guī)范的系統(tǒng)。系統(tǒng)開發(fā)者可以使用Mid-bus探頭來探測嵌入式總線

測試測量
2010-01-12

信號力科開發(fā)者 PCIE
高速串行推動保障性技術(shù)創(chuàng)新和市場發(fā)展

隨著USB和HDMI等等高速串行接口技術(shù)和產(chǎn)品開始向5G等超高傳輸速度方向發(fā)展，與之相配套的相關(guān)技術(shù)的重要性也日趨突出，并也帶來了芯片等行業(yè)新的市場機(jī)會。如高速串行傳輸與“傳統(tǒng)”并行架構(gòu)之間的橋接和轉(zhuǎn)換、如何使

消費(fèi)電子
2009-12-30

視頻監(jiān)控高速串行 PERICOM PCIE
高速串行連接火爆推動保障性技術(shù)創(chuàng)新和市場發(fā)展

隨著USB和HDMI等等高速串行接口技術(shù)和產(chǎn)品開始向5G等超高傳輸速度方向發(fā)展，與之相配套的相關(guān)技術(shù)的重要性也日趨突出，并也帶來了芯片等行業(yè)新的市場機(jī)會。如高速串行傳輸與“傳統(tǒng)”并行架構(gòu)之間的橋接和轉(zhuǎn)換、如何使

智能硬件
2009-12-28

高速串行信號調(diào)節(jié) PERICOM PCIE
高速串行連接火爆推動保障性技術(shù)創(chuàng)新和市場發(fā)展

隨著USB和HDMI等等高速串行接口技術(shù)和產(chǎn)品開始向5G等超高傳輸速度方向發(fā)展，與之相配套的相關(guān)技術(shù)的重要性也日趨突出，并也帶來了芯片等行業(yè)新的市場機(jī)會。如高速串行傳輸與“傳統(tǒng)”并行架構(gòu)之間的橋接和轉(zhuǎn)

模擬
2009-12-24

視頻監(jiān)控高速串行 PERICOM PCIE
LSI發(fā)布首款面向PCIe 3.0服務(wù)器平臺的雙核ROC

國際電子商情訊　LSI公司日前宣布向OEM客戶提供LSISAS2208雙核6Gb/s SAS片上RAID (RoC) IC樣片。高性能LSI SAS RoC旨在支持PCI-SIG目前正在開發(fā)且即將推出的PCI Express 3.0規(guī)范，并提供多種不同I/O性能級別，以滿足

消費(fèi)電子
2009-12-23

雙核 LSI SAS PCIE
采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

引言在全球競爭和經(jīng)濟(jì)因素環(huán)境下，當(dāng)今高技術(shù)產(chǎn)品利潤和銷售在不斷下滑，工程設(shè)計團(tuán)隊在向市場推出低成本產(chǎn)品方面承受了很大的壓力。新產(chǎn)品研發(fā)面臨兩種不同的系統(tǒng)挑戰(zhàn)：利用最新的技術(shù)和功能開發(fā)全新的產(chǎn)品，或者采

電子設(shè)計自動化
2009-12-07

Altera FPGA CYCLONE PCIE
采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

引言在全球競爭和經(jīng)濟(jì)因素環(huán)境下，當(dāng)今高技術(shù)產(chǎn)品利潤和銷售在不斷下滑，工程設(shè)計團(tuán)隊在向市場推出低成本產(chǎn)品方面承受了很大的壓力。新產(chǎn)品研發(fā)面臨兩種不同的系統(tǒng)挑戰(zhàn)：利用最新的技術(shù)和功能開發(fā)全新的產(chǎn)品，或者采

數(shù)字電源
2009-12-04

Altera FPGA CYCLONE PCIE
采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

嵌入式軟件
2009-12-04

Altera FPGA CYCLONE PCIE
PCIE 3.0協(xié)議分析儀（力科）

力科發(fā)布了第一個支持PCIe 3.0規(guī)范的PCIE協(xié)議分析儀，遵循PCI-SIG的初步版本0.5，支持高達(dá)8GT/s的數(shù)據(jù)速率。新的Summit T3-16是力科第5代瞄準(zhǔn)高速PCIE I/O-based應(yīng)用的協(xié)議分析儀。Summit T3-16捕獲、解碼和分析每條

測試測量
2009-10-12

力科 MIT PCIE協(xié)議 PCIE
PCI Express 3.0首款驗(yàn)證解決方案(Cadence)

Cadence宣布其已經(jīng)開發(fā)了基于開放驗(yàn)證方法學(xué)（OVM）的驗(yàn)證IP（VIP）幫助開發(fā)者應(yīng)用最新的PCI Express Base Specification 3.0 (PCIe 3.0)互連協(xié)議，PCI-SIG內(nèi)部目前正在開發(fā)一個初步的0.5修訂版。全新Cadence Incisi

電子設(shè)計自動化
2009-10-10

PCI CADENCE EXPRESS PCIE

首頁上一頁 9 10 11 12 13 14 15 16 17 18 下一頁尾頁

PCIE

嵌入式系統(tǒng)的PCIe時鐘分配

利用串行RapidIO連接功能增強(qiáng)DSP協(xié)處理能力

PCIe：緩和一致性與互操作性挑戰(zhàn)

利用串行RapidIO連接功能增強(qiáng)DSP協(xié)處理能力

解決復(fù)雜的PCIe鏈接的技巧

用于帶有PCIe的嵌入式系統(tǒng)的散/聚式DMA

采用橋接方案還是純PCIe方案

力科在DesignCon 2010上首家發(fā)布PCIe 3.0綜合測試解決方案

Mid-bus探頭(力科)

高速串行推動保障性技術(shù)創(chuàng)新和市場發(fā)展

高速串行連接火爆推動保障性技術(shù)創(chuàng)新和市場發(fā)展

高速串行連接火爆推動保障性技術(shù)創(chuàng)新和市場發(fā)展

LSI發(fā)布首款面向PCIe 3.0服務(wù)器平臺的雙核ROC

采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本

PCIE 3.0協(xié)議分析儀（力科）

PCI Express 3.0首款驗(yàn)證解決方案(Cadence)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動

課程視頻