PLL
-
一種X波段低相噪跳頻源的設計
摘要：基于小數(shù)分頻鎖相環(huán)HMC704LP4設計了一種X波段跳頻源，具有相位噪聲低、雜散低、體積小的特點。針對指標要求擬定設計方案，簡述設計過程，給出設計參數(shù)，對關(guān)鍵指標進行分析仿真，并給出測試曲線。 關(guān)鍵詞：X波
-
ADI推出雙路時鐘轉(zhuǎn)換器AD9559
21ic訊 Analog Devices, Inc.最近推出一款完全可編程的抖動衰減雙路時鐘轉(zhuǎn)換器IC（集成電路）AD9559，以滿足高速光纖傳輸網(wǎng)絡(OTN) 應用和高密度線路卡的時序要求。AD9559 四輸入多服務線路自適應時鐘轉(zhuǎn)換器可同時支
-
采用CSMC工藝的零延時緩沖器的PLL設計
1 引言 本文在傳統(tǒng)鎖相環(huán)結(jié)構(gòu)的基礎上進行改進，設計了一款用于多路輸出時鐘緩沖器中的鎖相環(huán)，其主 要結(jié)構(gòu)包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預 分頻結(jié)構(gòu)減小時
-
CIS時基運算
WaveExpert CIS時基的最大記錄長度是512 MS，采樣率幾乎是固定的10 MS/s。時基沒有被觸發(fā)，但要求與輸入波形同步的外部時鐘。必須把125 MHz到13.5 GHz的時鐘頻率連接到預定標器輸入上，把62.5 MHz到125 MHz的時鐘頻率
-
遙控門禁(RKE)系統(tǒng)的設計要求
遙控門禁(RKE)系統(tǒng)已經(jīng)備受用戶的青睞，北美80%以上、歐洲70%以上的新車均安裝了RKE系統(tǒng)。除了顯而易見的便捷性，RKE用于開啟汽車制動裝置的技術(shù)還具有防盜作用。歐洲汽車生產(chǎn)廠商與保險公司合作，要求購置汽車保險時
-
ADI推出PLL頻率合成器ADF4159
21ic訊 Analog Devices, Inc.最近推出業(yè)界性能最高的ADF4159 13 GHz PLL頻率合成器。ADF4159實現(xiàn)了突破性的110 MHz鑒頻鑒相器工作頻率，同時功耗低于100 mW，僅為競爭解決方案的五分之一。此外，ADF4159包含25位固定
-
基于DDS+PLL的跳頻信號源的設計
航空通信設備包括短波通信、超短波通信設備，短波、超短波通信設備又分為常規(guī)通信方式和跳頻通信方式，跳頻通信因具有抗干擾性強、抗偵測能力好、頻譜利用率高和易于實現(xiàn)碼分多址等優(yōu)點被稱為無線電通信的“殺手
-
用三只IC建立一個數(shù)字PLL
本設計思想中的簡單電路給出了一個傳統(tǒng)模擬鎖相環(huán)的基礎特性，但電路中除了基準振蕩器以外，沒有其它的模擬元件。雖然其它可用的數(shù)字PLL，包括那些采用加/減計數(shù)器的數(shù)字PLL，但本文這個更簡單也更靈活。此電路最早在
-
PLL-VCO制作方法介紹
在此說明以晶體振蕩器做為基準振蕩器，將其與VCO以及PLL電路組合成為信號產(chǎn)生器的情形也被稱為頻率合成器。 此一PLL-VCO電路的設計規(guī)格如表l所示。振蕩頻率范圍為40M~60MHz內(nèi)的10MHz寬。每一頻率階段(step)寬幅為10
-
PLL-VCO制作方法介紹
在此說明以晶體振蕩器做為基準振蕩器，將其與VCO以及PLL電路組合成為信號產(chǎn)生器的情形也被稱為頻率合成器。 此一PLL-VCO電路的設計規(guī)格如表l所示。振蕩頻率范圍為40M~60MHz內(nèi)的10MHz寬。每一頻率階段(step)寬幅為10
-
以頻域時鐘抖動分析加快設計驗證流程
由于數(shù)據(jù)率的提升，對時鐘抖動分析的需求也隨之水漲船高。在高速串行數(shù)據(jù)鏈接中，時鐘抖動會影響發(fā)射器、傳輸線路、及接收器中的數(shù)據(jù)抖動。時鐘質(zhì)量保證的測量也在發(fā)展。其強調(diào)的是，就位錯誤率而言，建立時鐘效能與
-
以頻域時鐘抖動分析加快設計驗證流程
由于數(shù)據(jù)率的提升，對時鐘抖動分析的需求也隨之水漲船高。在高速串行數(shù)據(jù)鏈接中，時鐘抖動會影響發(fā)射器、傳輸線路、及接收器中的數(shù)據(jù)抖動。時鐘質(zhì)量保證的測量也在發(fā)展。其強調(diào)的是，就位錯誤率而言，建立時鐘效能與
-
將高性能RF信號鏈集成至更小空間
空間！有待探索的最后一片疆域,將高性能RF信號鏈集成至更小空間的解決方案是行業(yè)需求也是未來趨勢。日趨小巧緊湊的設備在實驗室里有一臺Rohde & Schwarz FSIQ頻譜分析儀，它的一側(cè)貼著一個標簽：“兩人抬&rdquo
-
采用PLL的IC的頻率N（1~10）倍增電路介紹
電路的功能很多電路都要求把頻率準確地倍增，使用PLL電路可很容易組成滿足這種要求的電路。例如主振頻率為1KHZ，若使用倍增器內(nèi)插10個脈沖，可變成10KHZ的脈沖信號。在VCO中，即使主振頻率發(fā)生變化，也能獲得跟蹤主振
-
PLL技術(shù)簡介及其在合成頻率源中的應用
1 引言 頻率源是現(xiàn)代射頻和微波電子系統(tǒng)的心臟,其性能直接影響整個電子系統(tǒng)的功能，成為非常重要的部件。 頻率源分為二大類：自激振蕩源和合成頻率源。常見的自激振蕩源有晶體振蕩器、腔體振蕩器、介質(zhì)振蕩器、
-
基于可編程展頻時鐘生成器的降低EMI干擾技術(shù)介紹
電磁干擾(EMI)是一種會通過導致意外響應或完全工作實效從而影響電氣/電子設備性能的能量。 EMI是由輻射電磁場或者感應電壓和電流產(chǎn)生的。當前高速數(shù)字系統(tǒng)中的高時鐘頻率和短邊率也會導致EMI問題?！ 鲗Ш桶l(fā)射
-
實現(xiàn)低相位噪聲及高速頻率切換的共存
接收機質(zhì)量和測試儀速度的提高對信號發(fā)生器性能提出了更為嚴苛的要求。隨著頻譜日益擁擠，通信行業(yè)必須開發(fā)新的調(diào)制技術(shù)，提高組件測試速度和性能及生產(chǎn)能力。因此，現(xiàn)在比以往更加需要經(jīng)濟高效的高質(zhì)量信號源解決方
-
利用低噪聲LDO調(diào)節(jié)器ADP150為ADF4350 PLL和VCO供電
電路功能與優(yōu)勢本電路利用低噪聲、低壓差(LDO)線性調(diào)節(jié)器為寬帶集成PLL和VCO供電。寬帶壓控振蕩器(VCO)可能對電源噪聲較為敏感，因此，為實現(xiàn)最佳性能，建議使用超低噪聲調(diào)節(jié)器。圖1所示電路使用完全集成的小數(shù)N分
-
Cosmic Circuits宣布經(jīng)硅驗證的PLL組合
Cosmic Circuits，領先的差異化模擬和混合信號IP核提供商，今日宣布其PLL在多個工藝技術(shù)節(jié)點下經(jīng)過硅驗證。Cosmic Circuits提供納米技術(shù)節(jié)點差異化模擬IP核的廣泛組合，其范圍覆蓋數(shù)模轉(zhuǎn)換器、用于無線和音頻的模擬前
-
ADI公司推出新款高性能PLL頻率合成器
21ic訊 Analog Devices, Inc. (ADI)，最近推出兩款新的 PLL 頻率合成器 ADF4151 和 ADF4196 ，這些器件能夠提供最大的靈活性和最佳的相位噪聲性能，可簡化多種應用的設計，包括通信基礎設施基站、脈沖和多普勒雷達應
