VIVADO

關注人關注

我要報錯

Xilinx SDK 2017.2 下載及安裝方法

Xilinx SDK 2017.2 下載及安裝方法（僅限于學習交流，商用請購買正版授權）3162412793@qq.com技術交流QQ群：691976956?第一步：下載 Linux 系統(tǒng)下的下載安裝

充電吧
2019-10-09

vivado Xilinx
使用“獨立的”.dcp文件代替.xci文件

早在2017年1月初，我們宣布Xilinx IP目錄中的所有IP使用xci和xcix格式的文件，這已經不是什么新鮮事了，其實我們之前一直在說這是我們多年來的主要建議，這其中包括很多重要的原因，xci文件是一個xml格式的文件，它能夠搜集ip所有的配置信息，更重要的是包括Vivado指向的ip所生成的大量文件，比如上下文綜合、約束和模擬文件等。根據xci文件Vivado可以確定IP是否已經“完全生成”或者缺少哪些文件。

嵌入式硬件
2018-04-20

ip 嵌入式開發(fā) dcps vivado
使用VIVADO對7系列FPGA有哪些高效設計心得？

隨著xilinx公司進入20nm工藝，以堆疊的方式在可編程領域一路高歌猛進，與其配套的EDA工具——新一代高端FPGA設計軟件VIVADO也備受關注和飽受爭議。我從2012年開始

嵌入式硬件
2017-02-19

FPGA 賽靈思嵌入式開發(fā) vivado
Xilinx Vivado設計套件加速集成和系統(tǒng)級設計繼續(xù)領先一代

All Programmable技術和器件的全球領先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布，其業(yè)界首款可編程SoC級增強型Vivado™設計套件的最新版本在生產力方面

嵌入式動態(tài)
2016-02-21

技術前沿 vivado Xilinx
Xilinx Vivado 2015.3 運用 IP子系統(tǒng)將設計提升至新高

21ic訊賽靈思發(fā)布 Vivado® Design Suite2015.3版本。這一新版本通過支持設計團隊利用最新針對市場量身定制的即插即用型 IP 子系統(tǒng)在更高的抽象層上工作，使得平臺和系

嵌入式動態(tài)
2015-10-13

子系統(tǒng) IP VIVADO Xilinx
Xilinx 宣布Vivado設計套件開始支持16nm UltraScale+產品早期試用

支持現在即可利用量產級的芯片性能、完善的工具及IP立即啟動開發(fā)賽靈思公司今天宣布，Vivado設計套件開始支持包括Zynq UltraScale+和Kintex UltraScale+器件在內的16nm Ul

嵌入式動態(tài)
2015-07-24

廠商動態(tài) vivado Xilinx
揭開未擴展時鐘的秘密

時鐘擴展對使用賽靈思Vivado設計套件的工程師來說是一個很大的挑戰(zhàn)，但不是一個不可逾越的障礙。隨著越來越多的賽靈思用戶開始使用Vivado®設計套件，部分用戶對未擴展時鐘表示困惑。那么什么是未擴展時鐘呢?他們

電子設計自動化
2015-06-20

時鐘擴展 vivado
Xilinx發(fā)布Vivado 2015.1版加速系統(tǒng)驗證

新版套件包括Vivado實驗室版本、加速仿真流程、交互式CDC分析和先進的SDK系統(tǒng)性能分析21ic訊賽靈思公司(Xilinx, Inc. )今天宣布推出可加速系統(tǒng)驗證的Vivado®設計套件2015.1版。該版本具備多項可加速全可編程FP

電子設計自動化
2015-05-05

2015.1 vivado Xilinx
用Xilinx Vivado HLS實現浮點復數QRD矩陣分解

在數字信號處理領域，如自適應濾波、DPD系數計算、MIMO Decoder等，常常需要矩陣解方程運算以獲得其系數，因此需對矩陣進行求逆運算。然而，由于直接對矩陣求逆會導致龐大的運算量，所以在實際工程中往往需要先將矩

電子設計自動化
2015-04-27

hls qrd矩陣 vivado Xilinx
嘗試通過算法重構和Vivado HLS生成高效的處理流水線

通過用于重構高級算法描述的簡單流程，就可以利用高層次綜合功能生成更高效的處理流水線。如果您正在努力開發(fā)計算內核，而且采用常規(guī)內存訪問模式，并且循環(huán)迭代間的并行性比較容易提取，這時，Vivado設計套件高層次

電子設計自動化
2015-04-14

賽靈思算法重構 vivado
用Vivado IPI和賽靈思IP實現更快速的設計輸入

本文將介紹如何優(yōu)化賽靈思內核以便在CPRI遠程無線電頭端設計中使用Vivado IPI。新型基于FPGA的設計使用IP核的數量和種類日趨繁多。Vivado®設計套件中的IP集成器 (IPI) 工具和賽靈思通信IP讓設計人員能夠更加輕松

電子設計自動化
2014-12-18

賽靈思 IP PI VIVADO
Vivado設計套件提升設計生產力的九大優(yōu)勢

您的開發(fā)團隊是否需要在極短的時間內打造出既復雜又富有競爭力的新一代系統(tǒng)?賽靈思All Programmable器件可助您一臂之力，它相對傳統(tǒng)可編程邏輯和I/O，新增了軟件可編程ARM處理系統(tǒng)、可編程模擬混合信號(AMS)子系統(tǒng)

電子設計自動化
2014-12-16

賽靈思 IP VIVADO PROGRAMMABLE
FPGA 101：用Vivado HLS為軟件提速

在編寫軟件時，您有沒有遇到過無論怎么努力編碼，軟件都不能按您期望的速度運行?我遇到過。您有沒有想過，“有沒有什么簡單而且成本不高的方法可將一些代碼輸入多個定制處理器或定制硬件?”畢竟，您的應用

電子設計自動化
2014-09-10

軟件 FPGA VIVADO MATRIX
Xilinx向All Programmable解決方案供貨商邁進

【導讀】除了在FPGA技術上不斷的創(chuàng)新，Xilinx未來策略將朝向更智能的All Programmable解決方案供貨商邁進。摘要：除了在FPGA技術上不斷的創(chuàng)新，Xilinx未來策略將朝向更智能的All Programmable解決方案供貨商邁

半導體
2014-06-06

SoC VIVADO PROGRAMMABLE Xilinx
賽靈思致力向智能系統(tǒng)解決方案提供商轉型

【導讀】賽靈思在努力向智能的系統(tǒng)解決方案提供商轉型，Smarter Network 和 Smarter Vision正是這種轉型之作，此外通過引入更強大的設計平臺Vivado，讓客戶的產品設計可以更輕松的實現。摘要：賽靈思在努力向智

半導體
2014-06-06

智能系統(tǒng) 賽靈思 VIVADO SMARTER
賽靈思Vivado設計套件支援SoC開發(fā)環(huán)境

賽靈思(Xilinx)推出支援SoC加強型開發(fā)環(huán)境的Vivado設計套件2014.1版。全新版本的Vivado設計套件可為UltraFast設計方法增加自動化功能，并可為所有元件提供平均快25%的執(zhí)行時間和5%的效能提升。此外，2014.1版另一項新

半導體
2014-04-24

SoC 賽靈思 VIVADO Xilinx
賽靈思推Vivado 2014.1版，運行時間平均縮短達25%

賽靈思公司昨日宣布推出Vivado設計套件2014.1版，這是業(yè)界唯一一款SoC增強型開發(fā)環(huán)境。該版本增加了UltraFast設計方法的自動化功能，讓所有器件的運行時間平均縮短達25%，性能提升5%。此外，2014.1版本還在Vivado H

電子設計自動化
2014-04-18

賽靈思 IP VIVADO ULTRAFAST
Xilinx發(fā)布Vivado 2014.1版大幅提升生產力

21ic訊 All Programmable 技術和器件的全球領先企業(yè)賽靈思公司(Xilinx, Inc.;NASDAQ:XLNX)今天宣布推出Vivado®設計套件2014.1版，這是業(yè)界唯一一款SoC增強型開發(fā)環(huán)境。該版本增加了UltraFast™設計方法的自

電子設計自動化
2014-04-17

賽靈思 VIVADO ULTRAFAST Xilinx
Xilinx Vivado設計套件加入UltraFast

All Programmable 技術和器件的全球領先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布針對其Vivado設計套件推出UltraFast™設計方法。這套綜合性的設計方法能

嵌入式硬件
2014-03-27

賽靈思 VIVADO ULTRAFAST Xilinx
賽靈思20nm UltraScale完整產品陣列浮現密度再次翻倍

以All Programmable核心架構體系和高性能密度著稱的賽靈思，再次在20nm重要節(jié)點發(fā)力，近日發(fā)布了完整的20nm All Programmable UltraScale產品系列陣容，而且已經開始發(fā)貨其中一款器件，同時具備相關文檔、選型表以及

21ic專訪
2013-12-25

FPGA 賽靈思 VIVADO ULTRASCALE

VIVADO

Xilinx SDK 2017.2 下載及安裝方法

使用“獨立的”.dcp文件代替.xci文件

使用VIVADO對7系列FPGA有哪些高效設計心得？

Xilinx Vivado設計套件加速集成和系統(tǒng)級設計繼續(xù)領先一代

Xilinx Vivado 2015.3 運用 IP子系統(tǒng)將設計提升至新高

Xilinx 宣布Vivado設計套件開始支持16nm UltraScale+產品早期試用

揭開未擴展時鐘的秘密

Xilinx發(fā)布Vivado 2015.1版加速系統(tǒng)驗證

用Xilinx Vivado HLS實現浮點復數QRD矩陣分解

嘗試通過算法重構和Vivado HLS生成高效的處理流水線

用Vivado IPI和賽靈思IP實現更快速的設計輸入

Vivado設計套件提升設計生產力的九大優(yōu)勢

FPGA 101：用Vivado HLS為軟件提速

Xilinx向All Programmable解決方案供貨商邁進

賽靈思致力向智能系統(tǒng)解決方案提供商轉型

賽靈思Vivado設計套件支援SoC開發(fā)環(huán)境

賽靈思推Vivado 2014.1版，運行時間平均縮短達25%

Xilinx發(fā)布Vivado 2014.1版大幅提升生產力

Xilinx Vivado設計套件加入UltraFast

賽靈思20nm UltraScale完整產品陣列浮現密度再次翻倍

相關標簽

關注此標簽的用戶(人)

熱門活動

課程視頻