在本系列的第一部分中，我討論了外部偏差的必要性以及我們需要在什么條件下考慮它。在這一部分中，我將研究我們是否可以將外部偏置應用于任何控制器，然后列舉了一根外部偏置的電路。

根據(jù)經驗，我們不能將外部偏置應用于對控制場效應晶體管 (FET)（也稱為高側 FET）具有電流限制的控制器。這歸結為電流限制是如何實施的。

讓我們看幾個例子。第一個器件是 LM3495，一種仿真峰值電流模式降壓控制器。乍一看，我們可以在 V IN引腳上施加外部偏置似乎是可行的。

然而，通讀數(shù)據(jù)表，有一個部分稱為高端電流限制。當高端 FET 開啟時，比較器會監(jiān)控其兩端的電壓。如果在 FET 導通時高端 FET 的漏源電壓超過 500mV，LM3495 將立即進入打嗝模式。高端 FET 開啟后的 200ns 消隱期可防止開關瞬態(tài)電壓無故觸發(fā)高端電流限制。

現(xiàn)在，如何實際監(jiān)控高側 FET 兩端的電壓？比較器有兩個輸入。第一個輸入是 SW 引腳，第二個輸入是 V IN引腳。假設是高端 FET 的漏極和 V IN引腳始終處于一個電位。

這種配置節(jié)省了一個引腳，但它使外部偏置成為問題。假設我們將 5V 作為外部偏置施加到 V IN引腳。輸入電壓為 3.3V，施加到高端 FET 的漏極。這會在比較器上產生 1.7V 的差異，尋找 500mV，因此控制器進入打嗝模式。

下一個器件示例是 LM27403。查看數(shù)據(jù)表，高側 FET 沒有電流檢測。因此，我們可以使用該器件在低 V IN應用中為 VDD 引腳提供外部偏置。

我怎么知道要對 VDD 引腳施加外部偏置？讓我們看一下圖 1 所示器件的框圖。注意為低側 FET 驅動電路顯示的電源電壓；在這種情況下，它是 VDD。如果我們查看圖 2 中的應用電路，我們將看到 CBOOT 通過二極管連接的位置。對于 LM27403，也是 VDD。因此，我們可以確定 VDD 是用于施加外部偏置的正確引腳。

圖 1：顯示 VDD 的框圖

圖 2：顯示 VDD 的應用電路

現(xiàn)在的問題是如何確定可以在 VDD 引腳上施加什么電壓值。為此，我們需要參考 VDD 引腳的絕對最大額定值，并確保施加的外部偏置不違反該額定值。查看 LM2403 數(shù)據(jù)表，VDD 的絕對最大值為 6V，建議的工作最大值為 5.5V。

5V 是板上的共軌電壓，可用作適當?shù)钠秒妷骸榱瞬贿`反 VDD 引腳的絕對最大額定值，偏置電壓需要是一個穩(wěn)定的電壓。

我將介紹一個電路，我們可以使用該電路為任何控制器生成外部偏置。在 5V 偏置軌無法用于提供外部偏置的情況下，這可能證明是有用的。

查看圖 3，陰影區(qū)域是偏置的外部電路。Ric 代表集成電路 (IC) 汲取的電流。

圖 3：陰影框中顯示的外部偏置電路

我們必須確保外部偏置電路可以提供電流，因為它取決于工作頻率、所選的場效應晶體管 (FET) 等。

Iic = (Qg(Q1) + Qg(Q2))*1e-09*Fsw*1e03 (1)

讓我們插入一些數(shù)字，并使用以兩種不同頻率運行并使用 TI CSD87381P NexFET? 電源塊的器件為例。這些是模擬條件：

· Qg(Q1) = 3.9nC。

· Qg(Q2) = 6.2nC。

· Iic = 12mA 在 1,200kHz。

· Iic = 5mA 在 500kHz。

計算出 Iic 后，我們可以通過 Vext_bias/Iic 計算模擬的 Ric。

使用計算出的 Ric 運行仿真，并確保 Vext_bias 不超過 VDD 引腳或需要施加外部偏置的 IC 引腳的絕對最大值。在某些情況下，我們可能需要一個齊納二極管或額外的負載電阻。

圖 4 和圖 5 顯示了電路波形。我們可以看到我為外部偏置生成了接近 5V 的電壓。正如本系列第 1 部分中的效率曲線所示，無論情況如何，這種方法都有助于提高效率或使電路能夠支持更高的電流。

圖 4：Fsw = 1,200kHz 和 Iic = 12mA 時的波形

圖 5：Fsw = 500kHz、Iic = 5mA 時的波形

有許多電荷泵方案可能有各種變體，我已經演示了一種實現(xiàn)外部偏置的簡單方法。需要注意的一點是 3.3V 電壓軌的變化。如果 3.3V 電壓軌具有較寬的容差，我建議放置一個齊納二極管來鉗位施加到 VDD 引腳的電壓，以防輸入電壓軌出現(xiàn)過沖。