Zynq的 PS 和PL部分通過如下接口連接

• 兩個32位AXI主端口（PS Master）

• 兩個32位AXI從端口（PL Master）

• 四個32、/64位高性能端口（PL Master）

• 一個64位加速器一致性端口（ACP）(PL Master)

• 四個來自PS和PL的時鐘

• PS到PL的中斷

• PL到PS的中斷

• DMA外設(shè)請求接口

這個方框圖展示了這些不同的接口

ARM的AXI是叢發(fā)導(dǎo)向的協(xié)議，用于高帶寬同時可提供低延遲。每個AXI端口包含獨立的讀寫通道。有一種AXI協(xié)議用到很多接口，叫AXI4-精簡版，它是一個簡單的協(xié)議，可用于寄存器控制/狀態(tài)接口。例如，Zynq XADC使用AXI4-精簡版接口連接Zynq 的PS部分。

有關(guān)AXI更多詳情請點擊這里http://www.arm.com/products/system-ip/amba/amba-open-specifications.php

在設(shè)備中的PS對接到PL側(cè)時，Zynq SoC支持三種不同的AXI傳輸類型

• AXI4 Burst transfers

• AXI4-Lite for simple control interfaces

• AXI4-Streaming for unidirectional data transfers

每個接口的理論帶寬定義如下

你必須使用Zynq SoC的DMA控制器來實現(xiàn)上表中的最高速度，另一項額外收益是當(dāng)PS為master時，DMA控制器降低了Zynq SoC上的ARM Cortex-A9 MPCore處理器上的負(fù)荷，如果不使用DMA控制器，PS到PL的最大傳輸速率是是25Mbps。

總而言之，在PS和PL之間有14.4Gbps(115.2Gbps0的驚人理論帶寬！在接下來的幾個博客中，我們會更詳細(xì)地介紹我們是如何創(chuàng)建和使用器件PL部分的外設(shè)以提高系統(tǒng)性能。作為工程師，我們有責(zé)任選擇最優(yōu)的接口、使用最具成本效益的方法來達(dá)到理想的系統(tǒng)性能。