1、協(xié)議簡介
		

		

			zynq內(nèi)部有三種AXI總線：
		

		

			（1）AXI4：主要面向高性能地址映射的需求，
		

		

			（2）AXI4-LITE: 簡單地吞吐映射通信總線，輕量級的地址映射單次傳輸接口，占用很少的邏輯單元
		

		

			（3）AXI4-Stream: 面向高速流的數(shù)據(jù)傳輸，去掉了地址項，允許無限制的數(shù)據(jù)突發(fā)傳輸。
		

		

			AXI4及AXI4-LITE總線具有相同的組成，分為五個通道，分別為：
		

		

			
			

				
				

					讀地址通道，包含ARVALID, ARADDR, ARREADY信號；
				

			

			

				
				

					寫地址通道，包含AWVALID，AWADDR, AWREADY信號；
				

			

			

				
				

					讀數(shù)據(jù)通道，包含RVALID, RDATA, RREADY, RRESP信號；
				

			

			

				
				

					寫數(shù)據(jù)通道，包含WVALID, WDATA，WSTRB, WREADY信號；
				

			

			

				
				

					寫應答通道，包含BVALID, BRESP, BREADY信號；
				

			

			

				
				

					系統(tǒng)通道，包含：ACLK，ARESETN信號；
				

			

		

		

			ACLK 為AXI的總線時鐘，ARESETN 是AXI總線的復位信號，低電平有效，讀寫數(shù)據(jù)及讀寫地址的信號寬度都為32bit;
		

		

			READY和VALID是對應的通道握手信號，WSTRB為1的bit對應WDATA有效數(shù)據(jù)字節(jié)，WSTRB寬度為32bit/8=4bit；
		

		

			BRESP與RRESP分別為寫回應信號，讀回應信號，寬度為2bit, 0代表成功，其它為錯誤。
		

		

			AXI協(xié)議將各個通道分開，各個通道都有自己的握手協(xié)議，且互不干擾
		

		

			valid和ready信號同時為高的時候，數(shù)據(jù)有效，時序如下：
		

		

			突發(fā)方式讀寫AXI-FULL
		

		

			（1）讀
		

		

			當?shù)刂烦霈F(xiàn)在地址總線后，傳輸?shù)臄?shù)據(jù)將出現(xiàn)在讀數(shù)據(jù)通道上。設備保持VALID 為低直到讀數(shù)據(jù)有效。為了表明一次突發(fā)式讀寫的完成，設備用 RLAST 信號來表示該burst最后一個被傳輸?shù)臄?shù)據(jù)。
		

		

			（2）寫
		

		

			這一過程的開始時，主機發(fā)送地址和控制信息到寫地址通道中，然后主機發(fā)送每一個寫數(shù)據(jù)到寫數(shù)據(jù)通道中。當主機發(fā)送該burst最后一個數(shù)據(jù)時，WLAST 信號就變?yōu)楦?。當設備接收完所有數(shù)據(jù)之后他將一個寫響應發(fā)送回主機來表明寫事務完成。
		

		

			AXI-STREAM總線的組成有：
		

		

			
			

				
				

					ACLK：總線時鐘
				

			

			

				
				

					ARESETN：總線復位，低電平有效
				

			

			

				
				

					TREADY信號：從機告訴主機做好傳輸準備
				

			

			

				
				

					TVALID：主告訴從數(shù)據(jù)傳輸有效
				

			

			

				
				

					TDATA：數(shù)據(jù)，可選寬度32，64，128，256bit
				

			

			

				
				

					TUSRE：用戶自定義信號，寬度128bit
				

			

		

		

			時序如下：
		

		

			2、 接口
		

		

			ZYNQ PS中共有三種AXI接口：
		

		

			（1）AXI-GP接口，4個，通用AXI接口，2個32bit主設備接口，2個bit從設備接口，該接口可訪問PS的片內(nèi)外設。
		

		

			（2）AXI-HP接口，4個，高性能帶寬標準接口，PL模塊作為主設備連接，主要作為PL訪問PS上的存儲器，即DDR和OCM(on chip memory)
		

		

			（3）AXI-ACP接口，1個，arm多核架構下定義的一種接口，中文翻譯為加速器一致性端口，用來管理DMA之類的不帶緩存的AXI外設，PS端是Slave接口。
		

		

			三種接口在PS中的位置如下圖所示：
		

		

			參考
		

		

			https://blog.csdn.net/choose123/article/details/80055113
		

		

			https://blog.csdn.net/lkiller_hust/article/details/51344819