交錯(cuò)結(jié)構(gòu)的優(yōu)勢(shì)可惠及多個(gè)細(xì)分市場(chǎng)。 最有用的優(yōu)勢(shì)是通過(guò)交錯(cuò)ADC更寬的奈奎斯特區(qū)增加帶寬。 同樣，我們首先舉兩個(gè)500MSPS ADC交錯(cuò)建立1000MSPS采樣速率的例子。 通過(guò)交錯(cuò)兩個(gè)ADC，可以大幅增加帶寬。 注意，fS顯示的是一個(gè)轉(zhuǎn)換器;交錯(cuò)轉(zhuǎn)換器采樣速率等于2 X fS。

兩個(gè)交錯(cuò)ADC – 奈奎斯特區(qū)

它可以為各種不同應(yīng)用提供優(yōu)勢(shì)。 很多設(shè)計(jì)中的內(nèi)在系統(tǒng)要求都超前于商用ADC技術(shù)。 無(wú)論ADC采樣速率有多高，市場(chǎng)似乎都要求更高的速率。 交錯(cuò)結(jié)構(gòu)可填補(bǔ)技術(shù)空白。 軍事和航空應(yīng)用正要求更高的帶寬，以實(shí)現(xiàn)更佳的空間識(shí)別能力。 此外，在后端通信中也需要增加通道帶寬。

就像蜂窩標(biāo)準(zhǔn)增加了通道帶寬和工作頻段數(shù)一樣，對(duì)ADC可用帶寬的要求也越來(lái)越高。 在某些市場(chǎng)和應(yīng)用中，還出現(xiàn)了轉(zhuǎn)移到直接RF采樣的需求，這樣無(wú)線電設(shè)計(jì)的級(jí)數(shù)更少，并可移除解調(diào)器。 ADC具有足夠高的采樣速率還有可能降低時(shí)鐘要求。 因此，將ADC與DAC時(shí)鐘對(duì)齊便是可行的，從而簡(jiǎn)化系統(tǒng)設(shè)計(jì)。 在儀器儀表和測(cè)量應(yīng)用中，需要用到更高的帶寬，以獲取并測(cè)量信號(hào)。

更高的采樣速率能為這些應(yīng)用提供更多帶寬。 它能使頻率規(guī)劃更輕松，并降低通常用于ADC輸入端的抗混疊濾波器的復(fù)雜程度和成本。

有那么多的優(yōu)勢(shì)，您一定會(huì)問(wèn)這些優(yōu)勢(shì)的代價(jià)是什么。 就像大部分事情一樣，天下沒(méi)有免費(fèi)的午餐。 交錯(cuò)ADC具有更高的帶寬和其他有用的優(yōu)勢(shì)，但同時(shí)也帶來(lái)了一些挑戰(zhàn)。

我們能組合使用多少轉(zhuǎn)換器? 讓我們簡(jiǎn)單看一下交錯(cuò)ADC的時(shí)鐘要求:

m = 2時(shí)，此等式很容易求解。 然而，當(dāng)m等于別的數(shù)(比如8)時(shí)，時(shí)鐘要求變得非常復(fù)雜。將m代入，并求解8個(gè)轉(zhuǎn)換器的等式，得到所需的時(shí)鐘相位為：0、45、90、135、180、225、270和315度。 若輸入時(shí)鐘頻率較低，那問(wèn)題不大;但采用交錯(cuò)結(jié)構(gòu)的重點(diǎn)就是獲得高采樣速率。

實(shí)際情況中，時(shí)鐘頻率為1GHz。 這意味著時(shí)鐘電路必須要能劃分輸入時(shí)鐘，并創(chuàng)建相距125ps的相位;同時(shí)，還必須精確完成此操作。 時(shí)鐘的任何誤差或抖動(dòng)都會(huì)降低性能。