本文討論如何在單端初級電感轉(zhuǎn)換器(SEPIC)拓撲結(jié)構(gòu)中構(gòu)建耦合電感模型。文章介紹了構(gòu)建正確模型的方法,并提供了公式。如果未正確構(gòu)建耦合電感模型,仿真結(jié)果可能與基準結(jié)果存在顯著差異。
3 月 3 日消息,阿里通義千問團隊近日正式發(fā)布了四款輕量級模型:Qwen3.5-0.8B、2B、4B和9B,旨在以更低算力實現(xiàn)更高性能。
米爾MYD-YT153開發(fā)板搭載全志T153處理器,提供LocalBus(LBC)并行總線接口,適合連接高速外設(shè)。AD7616是ADI公司推出的16位高精度并行ADC,具有16通道差分輸入,廣泛應(yīng)用于工業(yè)數(shù)據(jù)采集、儀器儀表等領(lǐng)域。
在 2026 巴塞羅那世界移動通信大會(MWC)前夕,英偉達拋出了重磅技術(shù)布局:宣布與諾基亞達成深度合作,并聯(lián)合 T-Mobile US、軟銀、IOH 等全球主流電信運營商,基于英偉達 AI-RAN 平臺,推進軟件定義人工智能無線接入網(wǎng)絡(luò)的商業(yè)化落地。
一場以人工智能為名的組織重構(gòu),正在全球科技行業(yè)掀起前所未有的震蕩。美國金融科技巨頭 Block(原 Square)近日官宣重磅裁員計劃
在先進制程芯片設(shè)計領(lǐng)域,傳統(tǒng)EDA工具的布線效率正遭遇嚴峻挑戰(zhàn)。某7nm AI加速器的設(shè)計團隊曾因布線沖突導致三次流片失敗,而引入AI輔助布線工具后,項目周期縮短40%,資源沖突率下降65%。本文通過實測數(shù)據(jù)揭示AI技術(shù)如何重構(gòu)芯片設(shè)計流程。
在5G基站、AI加速卡等高密度電子設(shè)備中,局部熱點積聚已成為制約產(chǎn)品可靠性的核心挑戰(zhàn)。某8通道毫米波相控陣模塊因散熱不良導致射頻芯片溫度超標15℃,最終通過FloTHERM與Icepak聯(lián)合仿真優(yōu)化,將最高溫度從105℃降至82℃。本文結(jié)合實戰(zhàn)案例,深度解析PCB熱設(shè)計仿真的關(guān)鍵技術(shù)路徑。
在數(shù)字芯片設(shè)計進入納米級工藝后,時序收斂(Timing Closure)已成為后端布局布線(P&R)的核心挑戰(zhàn)。某7nm AI加速器項目曾因時序違例導致三次流片失敗,最終通過系統(tǒng)優(yōu)化時鐘樹與布局策略實現(xiàn)時序收斂。本文結(jié)合Synopsys IC Compiler II與Cadence Innovus的實戰(zhàn)經(jīng)驗,深度解析后端設(shè)計中實現(xiàn)時序收斂的六大高級技巧。
在DDR5時代,PCB設(shè)計已從“功能實現(xiàn)”躍升為“極限性能博弈”。當信號速率突破6400MT/s,每1ps的時序偏差都可能引發(fā)數(shù)據(jù)采樣錯誤。本文結(jié)合多個實戰(zhàn)案例,深度解析DDR5 PCB設(shè)計的全流程避坑策略。
在高速PCB設(shè)計領(lǐng)域,電源平面的分割與優(yōu)化始終是制約設(shè)計效率的核心痛點。傳統(tǒng)手動鋪銅方式不僅耗時費力,更因人為操作的不確定性導致信號完整性隱患。隨著EDA工具智能化升級,Cadence Allegro與Altium Designer的自動化腳本功能正引領(lǐng)一場電源平面設(shè)計的革命,通過代碼驅(qū)動實現(xiàn)智能分割與動態(tài)優(yōu)化,將設(shè)計周期從數(shù)天縮短至數(shù)小時。