修正穩(wěn)定時間電路可獲得它聲稱的性能。這些修正可粗略地分為四種預定類別。它們是：電流開關橋驅動脈沖整形，電路延遲，采樣門脈沖純度，以及采樣門饋通/dc 調整。修正工作需要相當仔細地挑選儀器，還要有謹慎的寬帶探測與示波器測量技術。

　　橋驅動修正

　　首先要修正電流開關橋的驅動。先斷開全部5個與修正有關的橋驅動，并在電路輸入端加一個5V、1MHz的10ns?15ns寬脈沖。在43V后端的未驅動端看到的并聯(lián)“C”反相器輸出應像。波形的邊沿時間很快，但如控制不好寄生偏移，就有損壞測量噪聲背景的危險，必須消除它們。重新連接所有5個驅動，并按各自的名稱作調節(jié)。各個調節(jié)之間要有一些互作用。

　　延遲的確定與補償

　　接下來是電路延遲。在做這些測量與調整以前，必須糾正探頭/示波器通道至通道時滯。當兩個通道的探頭都連接到一個100ps上升時間的快速脈沖源時，有40ps的時滯誤差。可以使用的快速脈沖源有很多種。糾正誤差的方法是利用示波器的垂直放大器可變延遲功能。在這種情況下，示波器放大器為TektrONix 7A29，選項04，安裝在一臺Tektronix 7104機架上。這個糾正使您可以做出高精度的延遲測量。另外還應驗證一下示波器時基的準確度。

　　穩(wěn)定時間電路采用了一種可調延遲網(wǎng)絡，以校正輸入脈沖在信號處理路徑中的延遲。通常，這些延遲會帶來近10ns的誤差，因此必須提供一種準確的校正。延遲修正工作包括觀測網(wǎng)絡的輸入/輸出延遲，并作適當?shù)臅r間間隔調節(jié)。有時候，確定適當?shù)臅r間間隔要更復雜。

　　電路中有三個感興趣的延遲測量。待測放大器負輸入端的電流開關驅動器延遲，電路輸出端的待測放大器輸出延遲，以及采樣門乘法器的延遲。待測放大器輸入端的電流開關驅動器延遲為250ps，待測放大器輸出至電路輸出的延遲為8.4ns，而采樣門乘法器的延遲為2ns。

　　這些測量結果表示出了一個8.65ns的電路輸出端電流開關驅動器延遲。實現(xiàn)這個修正的方法是調節(jié)“信號路徑延遲補償”網(wǎng)絡中的1kV電位器。當使用采樣示波器的測量時，要將其調節(jié)到信號路徑延遲補償網(wǎng)絡內。

　　“采樣門脈沖發(fā)生器路徑延遲補償”就不太重要了。唯一的要求是它與采樣門脈沖發(fā)生器的延遲相重疊。將“A”反相器鏈中的1kV電位器設為15ns可滿足這些標準。這就完成了與延遲相關的修正。

　　采樣門脈沖的純度調節(jié)

　　調整Q1采樣門的脈沖沿成形級，獲得優(yōu)化的前拐角、最小的上升沿時間、平滑的脈沖頂部，以及有指定修正的1V幅度。在采樣門乘法器IC的“X”輸入端可觀察到調節(jié)。脈沖的第二個上升時間促進了快速的采樣門采集，但仍保持在乘法器的250MHz帶寬內，確保沒有帶外的寄生響應。清晰的1V脈沖提供了一個經(jīng)校正、沒有寄生(可能偽裝為穩(wěn)定信號)的連續(xù)乘法器輸出。脈沖下降時間沒有關系，它與測量無關，而它清晰的下降轉換可確保受控乘法器的關斷，防止出現(xiàn)后臺的偏離。

　　采樣門路徑的優(yōu)化

　　采樣門的路徑調整是最后一項。首先，在脈沖發(fā)生器輸入端放5Vdc，從而將待測放大器鎖定在其22.5V輸出狀態(tài)。然后調整“穩(wěn)定結點零位”頭，在A1的輸出端獲得1mV以內的零伏。接下來，恢復脈沖電路的輸入，將穩(wěn)定結點從A1斷開，將A1的輸入端用一個750Ω電阻接地。調整前的響應并不理想。理想情況下，電路輸出(軌跡B)應在采樣門(軌跡A)切換期間保持靜態(tài)。照片表示出了誤差情況;校正需要調整dc偏移和與動態(tài)饋通相關的殘值。調整一個連續(xù)軌跡B的基準線(與軌跡A的采樣門脈沖狀態(tài)無關)的“X”和“Y”偏移，可以消除dc誤差。另外，要為最低乘法器基準偏移電壓設定對輸出偏移的調整。通過關斷輸入脈沖發(fā)生器，在C2的“1”輸入端加5V，并使前面插入的750Ω電阻將其偏量在1.00Vdc，可以將采樣門設為單位增益。在這些條件下，對一個1.00Vdc輸出調節(jié)“刻度系數(shù)”。完成這一步后，除去dc偏置電壓和750Ω電阻，重新連接穩(wěn)定節(jié)點，并恢復脈沖輸入。

　　饋通的補償要使用“時間相位”與“幅度”調整。這些調節(jié)設定了在乘法器IC“Z”輸入端施加的饋通校正的時序與幅度。

　　測量的限制與不確定性

　　電路經(jīng)修正后的響應包括一個平坦的基準，和大幅衰減的饋通。測量定義了電路在2mV的最小幅度分辨率。在其它測試時，將A1輸入端從穩(wěn)定節(jié)點處斷開，通過一只750Ω電阻將其偏置在20mV，以模仿一個無限快速穩(wěn)定的放大器。電路輸出(軌跡B)在2ns中穩(wěn)定在5 mV內，在3.6ns內到達2mV的基準噪聲內。這個數(shù)據(jù)是在經(jīng)時間校正的輸入(軌跡A)上升后，取自采樣門剛導通時，它定義了電路的極限最小時間分辨率。在引證的時間與幅度分辨率極限的不確定性主要是源于延遲補償?shù)南拗?、噪聲以及殘余饋通?？紤]到可能的延遲與測量誤差，6500 ps的不確定性和2mV的分辨率極限是實際的。噪聲均化不會改善幅度的分辨率極限，因為它來自饋通殘余，是一個固有的項。