正弦信號(hào)源在實(shí)驗(yàn)室和電子工程設(shè)計(jì)中有著十分重要的作用，而傳統(tǒng)的正弦信號(hào)源根據(jù)實(shí)際需要一般價(jià)格昂貴，低頻輸出時(shí)性能不好且不便于自動(dòng)調(diào)節(jié)，工程實(shí)用性較差。本文的設(shè)計(jì)以較低的成本制作正弦信號(hào)發(fā)生器，可用作核磁共振中引發(fā)磁場(chǎng)測(cè)量?jī)x的激勵(lì)一般的正弦信號(hào)，也可作為調(diào)制用的教學(xué)演示信號(hào)源。
    正弦信號(hào)發(fā)生器主要由兩部分組成：正弦波信號(hào)發(fā)生器和產(chǎn)生調(diào)幅、調(diào)頻、鍵控信號(hào)。正弦波信號(hào)發(fā)生器采用直接數(shù)字頻率合成DDS技術(shù)，在CPLD上實(shí)現(xiàn)正弦信號(hào)查找表和地址掃描，經(jīng)D／A輸出可得到正弦信號(hào)。具有頻率穩(wěn)定度高，頻率范圍寬，容易實(shí)現(xiàn)頻率步進(jìn)100 Hz。全數(shù)字化結(jié)構(gòu)便于集成，輸出相位連續(xù)，頻率、相位和幅度均可實(shí)現(xiàn)程控。
    調(diào)幅、調(diào)頻、鍵控信號(hào)的產(chǎn)生可采用調(diào)頻、調(diào)幅專用芯片能分剮實(shí)現(xiàn)，但是該方法實(shí)現(xiàn)的調(diào)頻調(diào)幅功能，對(duì)于某一特定頻率和特定的調(diào)制度、頻偏效果較好，在載波頻率可變和調(diào)制度、頻偏要求任意設(shè)定的情況下難以實(shí)現(xiàn)。本文利用CPLD和單片機(jī)AT89S52不僅可以實(shí)現(xiàn)頻率范圍可調(diào)的正弦波信號(hào)，而且在CPLD內(nèi)部加上相應(yīng)的數(shù)字控制算法就能方便地實(shí)現(xiàn)調(diào)頻FM，調(diào)幅AM和鍵控PSK、ASK數(shù)字調(diào)制功能有利于提高系統(tǒng)的整體性能和工作可靠性。正弦信號(hào)產(chǎn)生部分可在一片CPLD(EP1K30)中實(shí)現(xiàn)，大大地簡(jiǎn)化了硬件電路，便于功能擴(kuò)展，并為進(jìn)一步實(shí)現(xiàn)系統(tǒng)集成創(chuàng)造了條件。

1 理論分析與計(jì)算
1．1 正弦波形的產(chǎn)生
    單向DDS由Nbit相位累加器和ROM只讀存儲(chǔ)器(正弦查找表)構(gòu)成的數(shù)控振蕩源(NCO)，數(shù)模轉(zhuǎn)換器(DAC)、低通平滑濾波器(LPF)構(gòu)成，圖1所示為DDS的基本結(jié)構(gòu)。

    圖1中fc為時(shí)鐘頻率，K為頻率控制字，N為相位累加器的字長(zhǎng)，M為ROM地址線位數(shù)，L為ROM數(shù)據(jù)線寬度，fo為輸出頻率。相位累加器由全加器和累加寄存器級(jí)聯(lián)組成。在時(shí)鐘頻率fc的控制下，對(duì)輸入頻率控制字K進(jìn)行累加，累加滿量時(shí)就產(chǎn)生溢出。相位累加器的輸出對(duì)應(yīng)于該時(shí)刻合成周期信號(hào)的相位，并且這個(gè)相位是周期性的，在0～2π范圍內(nèi)變化。相位累加器位數(shù)為N，最大輸出為2N-1，對(duì)應(yīng)于2π的相位，累加1次就輸出1個(gè)相應(yīng)的相位碼，地址以查表方式，得到對(duì)應(yīng)相位的信號(hào)幅度值，經(jīng)過(guò)數(shù)模轉(zhuǎn)換，就可以得到一定頻率的信號(hào)輸出波形，低通濾波器對(duì)輸出的信號(hào)波形進(jìn)行平滑處理，濾除雜波和諧波。由于控制字K經(jīng)過(guò)2N／K次累加，相位累加器滿量溢出，完成1個(gè)周期運(yùn)算，所以輸出頻率fo由fc和K共同決定，即fo=fcK／2N且K<2N-1，得到DDS的最小分辨率可達(dá)fc／2N。理論上通過(guò)設(shè)定DDS相位累加器的位數(shù)N、頻率控制字K和時(shí)鐘頻率fc的值，就可以產(chǎn)生任一頻率的輸出。根據(jù)頻率步進(jìn)100Hz的要求，選取累加器的位數(shù)為19位，計(jì)算出時(shí)鐘頻率fc應(yīng)為52．4288 MHz。步進(jìn)的累計(jì)誤差通過(guò)軟件補(bǔ)償?shù)姆椒ㄟM(jìn)行修正，利用現(xiàn)有的52．416 0 MHz晶振完全精確地實(shí)現(xiàn)步進(jìn)100 Hz的要求。
1．2 產(chǎn)生模擬幅度調(diào)制信號(hào)
    用調(diào)制信號(hào)去控制高頻振蕩的幅度，使其幅度的變化量隨調(diào)制信號(hào)成正比地變化，這一過(guò)程稱為幅度調(diào)制。若載波為uc=Uc cosωct，調(diào)制信號(hào)為f(t)=cosΩt，則調(diào)幅波為
   
    普通調(diào)幅波利用模擬相乘器實(shí)現(xiàn)，但是外圍電路復(fù)雜，改變調(diào)制度需改變電路元件的參數(shù)，實(shí)現(xiàn)起來(lái)繁瑣?？梢圆捎肅PLD芯片結(jié)合DDS技術(shù)靈活的實(shí)現(xiàn)數(shù)字調(diào)幅，原理如圖2所示。

    由DDS產(chǎn)生的波形信號(hào)作為載波，在單片機(jī)內(nèi)部作調(diào)制信號(hào)為1 kHz的正弦波形存儲(chǔ)表，根據(jù)鍵盤所設(shè)定的調(diào)制度ma(10％～100％)與存儲(chǔ)表中的數(shù)據(jù)相乘的結(jié)果送CPLD與DDS得到的波形相乘，再與DDS信號(hào)相加就產(chǎn)生相應(yīng)的數(shù)字調(diào)幅波編碼，經(jīng)D／A轉(zhuǎn)換得到模擬調(diào)幅信號(hào)。
1．3 產(chǎn)生模擬頻率調(diào)制信號(hào)
    在連續(xù)波調(diào)制中，載波可表示為uc=Uc cosωct，調(diào)制信號(hào)為UΩ(t)，調(diào)頻波是瞬時(shí)頻率的變化量與調(diào)制信號(hào)成正比，因此調(diào)頻波的瞬時(shí)角頻率除了載波角頻率ωc外，還附加一項(xiàng)和調(diào)制信號(hào)成正比的部分，式中kf為比例系數(shù)，是單位調(diào)制信號(hào)強(qiáng)度引起的頻率變化?！?omega;f(t)的最大值△ωf稱為最大頻偏，反映在頻率上為f(t)=fc+△fcos(2πft)，調(diào)頻波的表達(dá)式：
   
    圖3為CPLD數(shù)字調(diào)頻電路，頻偏為5 K時(shí)的控制字是50，將余弦波形與50相乘，并與單片機(jī)傳遞的頻率控制字相加，送入DDS模塊經(jīng)D／A轉(zhuǎn)換就可以輸出調(diào)頻波，其設(shè)計(jì)原理圖如圖4所示。

1.4 產(chǎn)生二進(jìn)制PSK、ASK信號(hào)
    用數(shù)字基帶信號(hào)去控制高頻正弦波的幅度就是振幅鍵控調(diào)制ASK。在CPLD內(nèi)部只需要根據(jù)所設(shè)定的二進(jìn)制基帶序列碼對(duì)產(chǎn)生的DDS波形進(jìn)行處理，二進(jìn)制基帶序列為1時(shí)波形通過(guò)，序列為0時(shí)輸出0，仿真波形如圖5所示。

    移相鍵控PSK是數(shù)字基帶信號(hào)去控制載波的相位。它是利用載波不同相位或相位變化來(lái)傳遞信息的。PSK的實(shí)現(xiàn)方法是根據(jù)數(shù)字基帶信號(hào)的兩個(gè)電平(或符號(hào))使載波相位在兩個(gè)不同的數(shù)值之間切換，兩個(gè)載波相位通常相差180°。波形如圖6所示。

1．5 輸出信號(hào)調(diào)理部分
    D／A轉(zhuǎn)換電路如圖7所示，選用的是12位高速D／A器件AD9713，該器件具有更好的靜態(tài)性能和動(dòng)態(tài)特性。AD9713B更新速率可達(dá)100MS／  s。由于該D／A轉(zhuǎn)換器是針對(duì)DDS、波形重構(gòu)和高質(zhì)量圖像信號(hào)處理等應(yīng)用而設(shè)計(jì)的，這款芯片在動(dòng)態(tài)特性方面表現(xiàn)特別突出，并且具有優(yōu)良的諧波抑制能力。AD9713輸出滿量程電流輸出是由VCONTROLAMP IN和RSET決定的，圖7中AD9713采用內(nèi)部參考電壓，輸出滿量程電流為-20 mA。

    幅度調(diào)節(jié)電路是由放大器組成。高頻信號(hào)放大要求放大器有足夠的輸出電壓轉(zhuǎn)換速率，在正弦波的情況下，放大器所需要的最大擺率SR=2πω=2πAf，其中ω為信號(hào)的角頻率，A為信號(hào)幅度，f為頻率。此外，幅度調(diào)節(jié)電路要求帶低阻負(fù)載，放大器的電流輸出能力也是個(gè)重要參數(shù)，要在50 Ω負(fù)載上輸出6 V信號(hào)，則放大器至少要有120 mA的連續(xù)電流輸出能力?？紤]以上原因，本文選擇AD公司的高速運(yùn)放AD811作為輸出放大器，它是一個(gè)寬帶高速電流反饋型運(yùn)算放大器，其各項(xiàng)參數(shù)非常適合上述指標(biāo)：小信號(hào)帶寬(G=+2時(shí))達(dá)120 MHz，電壓擺率SR為2 500 V／μs，全諧波失真THD為-74 dB(10 MHz)，輸出電流達(dá)100 mA，其短路輸出電流可達(dá)150mA。

    幅度調(diào)節(jié)電路如圖8所示，圖中R3和R4起分流作用，限制用于I／V轉(zhuǎn)換的電流，1個(gè)電流反饋的高速放大電路。它把AD9713輸出的電流轉(zhuǎn)換成電壓，通過(guò)反饋電阻Rf的電流決定AD811輸出的幅度為6 V。為了增大后級(jí)的帶負(fù)載能力設(shè)計(jì)了后級(jí)電壓跟隨，模擬輸出的最后部分是濾波電路，濾波器的選擇主要取決于系統(tǒng)所要輸出的波形，在50 Ω的負(fù)載電阻上的電壓峰峰值為6±1 V。
1．6 頻率值的接收與顯示
    鍵盤、顯示部分用來(lái)實(shí)現(xiàn)用戶與單片機(jī)的交互。系統(tǒng)采用中斷查詢的方式接收通過(guò)鍵盤輸入的頻率值。該頻率值一方面送到數(shù)碼顯示接口進(jìn)行顯示，另一方面轉(zhuǎn)化成頻率控制字送往相位累加模塊。

2 系統(tǒng)軟件設(shè)計(jì)
    單片機(jī)程序采用C語(yǔ)言，在Keil uV2環(huán)境下編譯，用WAVE6000L仿真器調(diào)試CPLD在MAXPLUSⅡ下開發(fā)，采用VHDL語(yǔ)言編程。
    關(guān)于CPLD部分，相位測(cè)量?jī)x和數(shù)字移相信號(hào)發(fā)生器采用ALTERA公司的EP1K30TC144-3FPGA芯片，原理圖已經(jīng)在前面的分析中。關(guān)于單片機(jī)部分，程序流程圖如圖9所示。

3 功能及指標(biāo)測(cè)試
    利用測(cè)試儀器：EE1641B1型函數(shù)信號(hào)發(fā)生器／計(jì)數(shù)器，直流穩(wěn)壓電源GPS-3303C、60 MHz示波器TDS1002，高頻測(cè)試儀等對(duì)設(shè)計(jì)的信號(hào)發(fā)生器進(jìn)行性能測(cè)試。正弦波的頻率范圍、步進(jìn)、在50 Ω負(fù)載上的輸出電壓幅度，失真度測(cè)量如表1所示，頻率穩(wěn)定度測(cè)量如表2所示，步進(jìn)為10％的幅度調(diào)制測(cè)試如表3所示，調(diào)制信號(hào)為1 kHz的頻率調(diào)制測(cè)試如圖10所示，二進(jìn)制PSK、ASK如圖11和圖12所示。

    經(jīng)過(guò)測(cè)試可以得到，本文設(shè)計(jì)的系統(tǒng)可達(dá)以下性能指標(biāo)：
    1)正弦波輸出頻率范圍 1 kHz～10 MHz。
    2)具有頻率設(shè)置功能，頻率步進(jìn)100 Hz。
    3)輸出信號(hào)頻率穩(wěn)定度優(yōu)于10-4。
    4)輸出電壓幅度在50 Ω負(fù)載電阻上的電壓峰-峰值Vopp≥1 V。
    5)失真度用示波器觀察時(shí)無(wú)明顯失真。
    綜合分析各項(xiàng)指標(biāo)的測(cè)試結(jié)果發(fā)現(xiàn)，該設(shè)計(jì)頻率變化范圍大，信號(hào)穩(wěn)定度高，失真度好，達(dá)到了性能良好的設(shè)計(jì)要求。

4 結(jié)論
    以CPLD和單片機(jī)AT89S52為基礎(chǔ)，采用DDS技術(shù)實(shí)現(xiàn)的正弦信號(hào)發(fā)生器在保證輸出穩(wěn)定的正弦波頻率情況下能夠?qū)崿F(xiàn)頻率可調(diào)，失真度小，頻率步進(jìn)小，精確度高等特點(diǎn)，產(chǎn)生的正弦信號(hào)源可以廣泛運(yùn)用于教學(xué)或一般工業(yè)以及實(shí)驗(yàn)場(chǎng)合，測(cè)試結(jié)果表明本文提出的正弦信號(hào)發(fā)生器的設(shè)計(jì)是有效的，易于工程實(shí)現(xiàn)且具有一定的實(shí)用性。