從便攜媒體播放器和手機，到視頻游戲控制臺，消費類視頻應用的迅速增長需要大量不同的接口和適配器，以使用戶在其電腦和各種娛樂信息設備間相互傳輸視頻數(shù)據(jù)。

常用的消費類視頻接口包括IEEE 1394(火線)、USB 2.0、DVI、HDMI和各種各樣的無線標準。本文將介紹如何應用可編程邏輯器件(PLD)將不同的高速視頻內(nèi)容連接到視頻播放器。

視頻輸入

USB 2.0是目前連接電腦和娛樂信息設備的主流高速視頻標準。USB 2.0采用NRZI編碼，帶寬480Mb/s。從數(shù)碼相機、機頂盒、信息家電，到MP3播放器、PDA、游戲控制臺和3G手機，每種設備都有一兩個USB 2.0接口。

USB主設備可為其外部設備供電，在5m電纜上最高可實現(xiàn)500mA、5V供電，最多可支持127個外部設備。數(shù)字電視(DTV)調(diào)諧器安裝有USB模塊，如果使用者將其連接到筆記本電腦，那么就可以在旅途中收看電視節(jié)目了。

標清視頻解碼的數(shù)據(jù)傳輸速率高達8Mb/s，而高清視頻解碼的傳輸速率要求是55Mb/s，都比USB 2.0的傳輸速率低很多。低成本的專用標準產(chǎn)品(ASSP)主/設備USB控制器可用做視頻的PHY接口。輸出經(jīng)并行總線可以被送往PLD以進行數(shù)據(jù)處理，為了進一步集成，USB MAC(介質(zhì)訪問控制器)可以被設計到PLD中。

并行的視頻數(shù)據(jù)可以經(jīng)復用器被送至最終的視頻解碼器播放。USB 2.0 PHY芯片可被輕松連接至PLD的任意I/O引腳。大多數(shù)PLD的I/O引腳都可被編程實現(xiàn)3.3、2.5、1.8或1.5V LVTTL/LVCMOS。

IEEE 1394采用全雙工8b/10b編碼，傳輸速率最高可達400 Mb/s?；鹁€接口可在沒有主設備的情況下運行，進行點對點的通信，線纜最長可達4.5m，最多支持63個設備。對于相連的設備，可提供1.25A、 12V供電。低成本的物理層ASSP可用做與PLD的接口，以進一步增強數(shù)據(jù)處理。

視頻輸出

DVI和HDMI都基于最小化傳輸差分信號(TMDS)信道，采用8b/10b編碼。A類HDMI向下兼容僅傳輸數(shù)字信號的DVI-D，這就意味著采用合適的適配器，DVI輸出可以驅動HDMI監(jiān)視器，反之亦然，但這時HDMI的音頻和遙控點選功能不可用。

B類HDMI向下兼容雙傳輸頻道DVI。高帶寬數(shù)字內(nèi)容保護(HDCP)是用于保護數(shù)字娛樂內(nèi)容的技術，可以防止最終用戶觀看或復制受限的內(nèi)容。大部分HDMI接口支持HDCP規(guī)范，但DVI大多不支持HDCP。

現(xiàn)有的多種DVI和HDMI PHY芯片可與PLD直接接口。PLD通常都提供消除交錯信號、色彩空間轉換和2D濾波等圖象的處理和增強功能。這些是當今面向大邏輯單元、DSP塊和閃存的PLD的完美應用。

大多數(shù)消費電子產(chǎn)品都提供了用于控制和配置的I2C接口。

有很多參考設計可以下載和重用。為Altera的PLD產(chǎn)品系列優(yōu)化的VHDL語言中有其I2C控制器。設計中，VHDL源文件的寄存器地址全被定義為常數(shù)，設計人員可以簡單的進行自定義。內(nèi)存基地址寄存器的地址定義為類屬參數(shù)，也可方便的被修改和自定義。這一設計中的一個引腳給出了輸出指示信號，可在I2C數(shù)據(jù)傳輸完成時被 MCU用做指示信號。

系統(tǒng)應用實例

大多數(shù)PLD都可接受不同格式和協(xié)議的數(shù)字視頻源。PLD將輸入的視頻數(shù)據(jù)經(jīng)過格式轉換送入10b CCIR 656標準并行視頻總線，從而通過現(xiàn)有的數(shù)字編碼器(DENC)芯片播放這些視頻流。這種總線可被選通或復用輸出到DENC。

圖1給出的PLD應用框圖將數(shù)字視頻源連接到視頻播放。一個典型的高I/O引腳密度的PLD可容納來自PHY芯片的并行視頻數(shù)據(jù)。

圖1 PLD可將數(shù)字視頻源連接至視頻播放

從USB和IEEE 1394等接口輸入的不同數(shù)據(jù)總線首先要進入通用I/O引腳。第二步是將并行的視頻數(shù)據(jù)轉入類屬視頻總線，從而允許復用或選通以播放。I2C的參考設計用于控制PLD和板上ASSP的配置。

圖2給出了整個系統(tǒng)的框圖，包括視頻PHY芯片到PLD的連接。PLD的輸出產(chǎn)生了CCIR 656視頻格式數(shù)據(jù)，經(jīng)總線進入現(xiàn)有的視頻編碼器。采用I2C參考設計可完成對全部PLD和標準芯片的控制。

圖2 視頻PHY芯片經(jīng)PLD生成CCIR 656格式的視頻信號