總結(jié)了一些在用PCB設(shè)計時會出現(xiàn)的問題和設(shè)計技巧，希望對大家有幫助。

1、在電路板尺寸固定的情況下，如果設(shè)計中需要容納更多的功能，就往往需要提高PCB的走線密度，但是這樣有可能導(dǎo)致走線的相互干擾增強，同時走線過細(xì)也使阻抗無法降低，請專家介紹在高速(>100MHz)高密度PCB設(shè)計中的技巧?

在設(shè)計高速高密度PCB時，串?dāng)_(crosstalk interference)確實是要特別注意的，因為它對時序(timing)與信號完整性(signal integrity)有很大的影響。以下提供幾個注意的地方：

1.控制走線特性阻抗的連續(xù)與匹配。

2.走線間距的大小。一般?？吹降拈g距為兩倍線寬?？梢酝高^仿真來知道走線間距對時序及信號完整性的影響，找出可容忍的最小間距。不同芯片信號的結(jié)果可能不同。

3.選擇適當(dāng)?shù)亩私臃绞健?/p>

4.避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重迭在一起，因為這種串?dāng)_比同層相鄰走線的情形還大。

5.利用盲埋孔(blind/buried via)來增加走線面積。但是PCB板的制作成本會增加。在實際執(zhí)行時確實很難達(dá)到完全平行與等長，不過還是要盡量做到。

除此以外，可以預(yù)留差分端接和共模端接，以緩和對時序與信號完整性的影響。

2、模擬電源處的濾波經(jīng)常是用LC電路。但是為什么有時LC比RC濾波效果差?

LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。因為電感的感抗(reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時濾波效果可能不如RC。但是，使用RC濾波要付出的代價是電阻本身會耗能，效率較差，且要注意所選電阻能承受的功率。

3、濾波時選用電感，電容值的方法是什么?

電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時電流的反應(yīng)能力。如果LC的輸出端會有機會需要瞬間輸出大電流，則電感值太大會阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。紋波噪聲值要求越小，電容值會較大。而電容的ESR/ESL也會有影響。另外，如果這LC是放在開關(guān)式電源(switchingregulation power)的輸出端時，還要注意此LC所產(chǎn)生的極點零點(pole/zero)對負(fù)反饋控制(negative feedback control)回路穩(wěn)定度的影響。

4、如何盡可能的達(dá)到EMC要求，又不致造成太大的成本壓力?

PCB板上會因EMC而增加的成本通常是因增加地層數(shù)目以增強屏蔽效應(yīng)及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構(gòu)上的屏蔽結(jié)構(gòu)才能使整個系統(tǒng)通過EMC的要求。以下僅就PCB板的設(shè)計技巧提供幾個降低電路產(chǎn)生的電磁輻射效應(yīng)。

1、盡可能選用信號斜率(slewrate)較慢的器件，以降低信號所產(chǎn)生的高頻成分。

2、注意高頻器件擺放的位置，不要太靠近對外的連接器。

3、注意高速信號的阻抗匹配，走線層及其回流電流路徑(return current path)，以減少高頻的反射與輻射。

4、在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼?。特別注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計所需。

5、對外的連接器附近的地可與地層做適當(dāng)分割，并將連接器的地就近接到chassis ground。

6、可適當(dāng)運用groundguard/shunt traces在一些特別高速的信號旁。但要注意guard/shunt traces對走線特性阻抗的影響。

7、電源層比地層內(nèi)縮20H，H為電源層與地層之間的距離。

5、當(dāng)一塊PCB板中有多個數(shù)/模功能塊時，常規(guī)做法是要將數(shù)/模地分開，原因何在?

將數(shù)/模地分開的原因是因為數(shù)字電路在高低電位切換時會在電源和地產(chǎn)生噪聲，噪聲的大小跟信號的速度及電流大小有關(guān)。如果地平面上不分割且由數(shù)字區(qū)域電路所產(chǎn)生的噪聲較大而模擬區(qū)域的電路又非常接近，則即使數(shù)模信號不交叉，模擬的信號依然會被地噪聲干擾。也就是說數(shù)模地不分割的方式只能在模擬電路區(qū)域距產(chǎn)生大噪聲的數(shù)字電路區(qū)域較遠(yuǎn)時使用。

6、另一種作法是在確保數(shù)/模分開布局，且數(shù)/模信號走線相互不交叉的情況下，整個PCB板地不做分割，數(shù)/模地都連到這個地平面上。道理何在?

數(shù)模信號走線不能交叉的要求是因為速度稍快的數(shù)字信號其返回電流路徑(return current path)會盡量沿著走線的下方附近的地流回數(shù)字信號的源頭，若數(shù)模信號走線交叉，則返回電流所產(chǎn)生的噪聲便會出現(xiàn)在模擬電路區(qū)域內(nèi)。

7、在高速PCB設(shè)計原理圖設(shè)計時，如何考慮阻抗匹配問題?

在設(shè)計高速PCB電路時，阻抗匹配是設(shè)計的要素之一。而阻抗值跟走線方式有絕對的關(guān)系，例如是走在表面層(microstrip)或內(nèi)層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質(zhì)等均會影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會因線路模型或所使用的數(shù)學(xué)算法的**而無法考慮到一些阻抗不連續(xù)的布線情況，這時候在原理圖上只能預(yù)留一些 terminators(端接)，如串聯(lián)電阻等，來緩和走線阻抗不連續(xù)的效應(yīng)。真正根本解決問題的方法還是布線時盡量注意避免阻抗不連續(xù)的發(fā)生。

8、哪里能提供比較準(zhǔn)確的IBIS模型庫?

IBIS模型的準(zhǔn)確性直接影響到仿真的結(jié)果?；旧螴BIS可看成是實際芯片I/O buffer等效電路的電氣特性資料，一般可由SPICE模型轉(zhuǎn)換而得 (亦可采用測量，但**較多)，而SPICE的資料與芯片制造有絕對的關(guān)系，所以同樣一個器件不同芯片廠商提供，其SPICE的資料是不同的，進而轉(zhuǎn)換后的IBIS模型內(nèi)之資料也會隨之而異。也就是說，如果用了A廠商的器件，只有他們有能力提供他們器件準(zhǔn)確模型資料，因為沒有其它人會比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的IBIS不準(zhǔn)確，只能不斷要求該廠商改進才是根本解決之道。

9、在高速PCB設(shè)計時，設(shè)計者應(yīng)該從那些方面去考慮EMC、EMI的規(guī)則呢?

一般EMI/EMC設(shè)計時需要同時考慮輻射(radiated)與傳導(dǎo)(conducted)兩個方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分.一個好的EMI/EMC設(shè)計必須一開始布局時就要考慮到器件的位置, PCB迭層的安排, 重要聯(lián)機的走法, 器件的選擇等, 如果這些沒有事前有較佳的安排, 事后解決則會事倍功半, 增加成本. 例如時鐘產(chǎn)生器的位置盡量不要靠近對外的連接器, 高速信號盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射, 器件所推的信號之斜率(slewrate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時注意其頻率響應(yīng)是否符合需求以降低電源層噪聲。另外，注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loopimpedance盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍。最后，適當(dāng)?shù)倪x擇PCB與外殼的接地點(chassisground)。

10、如何選擇EDA工具?

目前的pcb設(shè)計軟件中，熱分析都不是強項，所以并不建議選用，其它的功能1、3、4可以選擇PADS或Cadence性能價格比都不錯。 PLD的設(shè)計的初學(xué)者可以采用PLD芯片廠家提供的集成環(huán)境，在做到百萬門以上的設(shè)計時可以選用單點工具。

11、請推薦一種適合于高速信號處理和傳輸?shù)腅DA軟件。

常規(guī)的電路設(shè)計，INNOVEDA 的 PADS 就非常不錯，且有配合用的仿真軟件，而這類設(shè)計往往占據(jù)了70%的應(yīng)用場合。在做高速電路設(shè)計，模擬和數(shù)字混合電路，采用Cadence的解決方案應(yīng)該屬于性能價格比較好的軟件，當(dāng)然Mentor的性能還是非常不錯的，特別是它的設(shè)計流程管理方面應(yīng)該是最為優(yōu)秀的。(大唐電信技術(shù)專家王升)

12、對PCB板各層含義的解釋

Topoverlay ----頂層器件名稱，也叫 top silkscreen 或者 top component legend, 比如 R1 C5，IC10。bottomoverlay----同理multilayer-----如果你設(shè)計一個4層板，你放置一個 free pad orvia，定義它作為multilay 那么它的pad就會自動出現(xiàn)在4個層上，如果你只定義它是top layer，那么它的pad就會只出現(xiàn)在頂層上。

13、2G以上高頻PCB設(shè)計，走線,排版,應(yīng)重點注意哪些方面?

2G以上高頻PCB屬于射頻電路設(shè)計，不在高速數(shù)字電路設(shè)計討論范圍內(nèi)。而射頻電路的布局(layout)和布線(routing)應(yīng)該和原理圖一起考慮的，因為布局布線都會造成分布效應(yīng)。而且，射頻電路設(shè)計一些無源器件是通過參數(shù)化定義，特殊形狀銅箔實現(xiàn)，因此要求EDA工具能夠提供參數(shù)化器件，能夠編輯特殊形狀銅箔。Mentor公司的boardstation中有專門的RF設(shè)計模塊，能夠滿足這些要求。而且，一般射頻設(shè)計要求有專門射頻電路分析工具，業(yè)界最著名的是agilent的eesoft，和Mentor的工具有很好的接口。

14、2G以上高頻PCB設(shè)計，微帶的設(shè)計應(yīng)遵循哪些規(guī)則?

射頻微帶線設(shè)計，需要用三維場分析工具提取傳輸線參數(shù)。所有的規(guī)則應(yīng)該在這個場提取工具中規(guī)定。

15、對于全數(shù)字信號的PCB，板上有一個80MHz的鐘源。除了采用絲網(wǎng)(接地)外，為了保證有足夠的驅(qū)動能力，還應(yīng)該采用什么樣的電路進行保護?

確保時鐘的驅(qū)動能力，不應(yīng)該通過保護實現(xiàn)，一般采用時鐘驅(qū)動芯片。一般擔(dān)心時鐘驅(qū)動能力，是因為多個時鐘負(fù)載造成。采用時鐘驅(qū)動芯片，將一個時鐘信號變成幾個，采用點到點的連接。選擇驅(qū)動芯片，除了保證與負(fù)載基本匹配，信號沿滿足要求(一般時鐘為沿有效信號)，在計算系統(tǒng)時序時，要算上時鐘在驅(qū)動芯片內(nèi)時延。

16、如果用單獨的時鐘信號板，一般采用什么樣的接口，來保證時鐘信號的傳輸受到的影響小?

時鐘信號越短，傳輸線效應(yīng)越小。采用單獨的時鐘信號板，會增加信號布線長度。而且單板的接地供電也是問題。如果要長距離傳輸，建議采用差分信號。LVDS信號可以滿足驅(qū)動能力要求，不過您的時鐘不是太快，沒有必要的。

17、27M,SDRAM時鐘線(80M-90M)，這些時鐘線二三次諧波剛好在VHF波段，從接收端高頻竄入后干擾很大。除了縮短線長以外，還有那些好辦法?

如果是三次諧波大，二次諧波小，可能因為信號占空比為50%，因為這種情況下，信號沒有偶次諧波。這時需要修改一下信號占空比。此外，對于如果是單向的時鐘信號，一般采用源端串聯(lián)匹配。這樣可以抑制二次反射，但不會影響時鐘沿速率。源端匹配值，可以采用下圖公式得到。

18、什么是走線的拓?fù)浼軜?gòu)?

Topology,有的也叫routingorder.對于多端口連接的網(wǎng)絡(luò)的布線次序。

19、怎樣調(diào)整走線的拓?fù)浼軜?gòu)來提高信號的完整性?

這種網(wǎng)絡(luò)信號方向比較復(fù)雜，因為對單向，雙向信號，不同電平種類信號，拓樸影響都不一樣，很難說哪種拓樸對信號質(zhì)量有利。而且作前仿真時，采用何種拓樸對工程師要求很高，要求對電路原理，信號類型，甚至布線難度等都要了解。

20、怎樣通過安排迭層來減少EMI問題?

首先，EMI要從系統(tǒng)考慮，單憑PCB無法解決問題。層疊對EMI來講，我認(rèn)為主要是提供信號最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當(dāng)比電源層外延，對抑制共模干擾有好處。

21、為何要鋪銅?

一般鋪銅有幾個方面原因。1，EMC.對于大面積的地或電源鋪銅，會起到屏蔽作用，有些特殊地，如PGND起到防護作用。2，PCB工藝要求。一般為了保證電鍍效果，或者層壓不變形，對于布線較少的PCB板層鋪銅。3，信號完整性要求，給高頻數(shù)字信號一個完整的回流路徑，并減少直流網(wǎng)絡(luò)的布線。當(dāng)然還有散熱，特殊器件安裝要求鋪銅等等原因。

22、在一個系統(tǒng)中，包含了dsp和pld，請問布線時要注意哪些問題呢?

看你的信號速率和布線長度的比值。如果信號在傳輸線上的時延和信號變化沿時間可比的話，就要考慮信號完整性問題。另外對于多個DSP，時鐘，數(shù)據(jù)信號走線拓普也會影響信號質(zhì)量和時序，需要關(guān)注。

23、除protel工具布線外，還有其他好的工具嗎?

至于工具，除了PROTEL，還有很多布線工具，如MENTOR的WG2000,EN2000系列和powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有所長。