一、PCB板設(shè)計(jì)的趨勢分析：

電子技術(shù)的發(fā)展變化必然給板級設(shè)計(jì)帶來許多新問題和新挑戰(zhàn)。首先，由于高密度引腳及引腳尺寸日趨物理極限，導(dǎo)致低的布通率;其次，由于系統(tǒng)時鐘頻率的提高，引起的時序及信號完整性問題;第三，工程師希望能在PC平臺上用更好的工具完成復(fù)雜的高性能的設(shè)計(jì)。由此，我們不難看出，PCB板設(shè)計(jì)有以下三種趨勢：

1、速數(shù)字電路(即高時鐘頻率及快速邊沿速率)的設(shè)計(jì)成為主流。

2、產(chǎn)品小型化及高性能必須面對在同一塊PCB板上由于混合信號設(shè)計(jì)技術(shù)(即數(shù)字、模擬及射頻混合設(shè)計(jì))所帶來的分布效應(yīng)問題。

3、設(shè)計(jì)難度的提高，導(dǎo)致傳統(tǒng)的設(shè)計(jì)流程及設(shè)計(jì)方法，以及PC上的CAD工具很難勝任當(dāng)前的技術(shù)挑戰(zhàn)，因此，EDA軟件工具平臺從UNIX轉(zhuǎn)移到NT平臺成為業(yè)界公認(rèn)的一種趨勢。

二、高速高密度PCB不行的技巧要點(diǎn)：

1、高頻電路器件管腳問的引線彎折越少越好.高頻電路布線的引線最好采用全 直線，需要轉(zhuǎn)折，可用45°折線或圓弧轉(zhuǎn)折，這種要求在低頻電路中僅僅用于 提高銅箔的固著強(qiáng)度，而在高頻電路中，滿足這一要求卻可以減少高頻信號對 外的發(fā)射和相互問的耦合.

高頻電路器件管腳的引線越短越好.

2、高頻電路器件管腳問的引線層問交替越少越好.也即元件連接過程中所用的 過孔(Via)越少越好.據(jù)測，一個過孔可帶來約0.5pF的分布電容，減少過孔數(shù) 能顯著提高速度.

3、高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須的，也是 降低干擾的有效手段.

4、高頻電路布線，要注意信號線近距離平行走線所引入的串?dāng)_，若無法避免平行分布，可在平行信號線的反面布置大面積地來大幅度減少干擾.同一層內(nèi)的平 行走線幾乎無法避免，但是在相鄰的兩個層走線的方向務(wù)必取為相互垂直.

對特別重要的信號線或局部單元實(shí)施地線包圍的措施，各類信號線走線不能形成環(huán)路，地線也不能形成電流環(huán)路

5、高頻電路器件管腳問的引線層問交替越少越好.也即元件連接過程中所用的 過孔(Via)越少越好.據(jù)測，一個過孔可帶來約0.5pF的分布電容，減少過孔數(shù) 能顯著提高速度.

6、模擬地線(AGND)、數(shù)字地線(DGND)等接往公共地線時要采用高頻扼流這一環(huán)節(jié).在實(shí)際裝配高頻扼流環(huán)節(jié)時用的往往是中心穿有導(dǎo)線的高頻鐵氧體磁珠，可在原理圖中把它當(dāng)做電感，在PCB元件庫中單獨(dú)為它定義一個元件封裝，布線前把它手工移動到靠近公共地線匯合的合適位置上.

7、每個集成電路塊(IC)的附近應(yīng)設(shè)置至少一個高頻退耦電容，退耦電容盡量靠近器件的Vcc.

以上7個高速高密度PCB設(shè)計(jì)的技巧要點(diǎn)，如果大家掌握適當(dāng)，在任何的一個項(xiàng)目中都能得心應(yīng)手的設(shè)計(jì)