(1)在搶答鑒別電路的設計中,A、B、C、D四組搶答,理論上應該有16種可能情況,但實際上由于芯片的反應速度快到一定程度時,兩組以上同時搶答成功的可能性非常小,因此我們可設計成只有四種情況,這大大簡化了電路的設計復雜性.

(2)在計分器電路的設計中,按照一般的設計原則,按一定數(shù)進制進行加減即可,但是隨著計數(shù)數(shù)目的增加,要將計數(shù)數(shù)目分解成十進制并進行譯碼顯示會變得越來越麻煩.因此為了減少譯碼顯示的麻煩,一般是將一個大的進制數(shù)分解為數(shù)個十進制以內的進制數(shù),計數(shù)器串級連接.但隨著位數(shù)的增加,電路的接口增加,因此本設計采用IF語句從低往高判斷是否有進位,以采取相應的操作,既減少了接口,又大大地簡化了設計.

(3)本系統(tǒng)中的計時器電路既有計時初始值的預置功能,又有減計數(shù)功能,功能比較齊全.其中初始值的預置功能是將兩位數(shù)分解成兩個數(shù)分別進行預置,每個數(shù)的預置則采用高電平計數(shù)的方式進行.減計數(shù)的功能與上述的加法計數(shù)類似,非常簡潔.