摘 要： 依照軟件無線電數字化中頻架構，采用音頻采集芯片PCM1801、FPGA芯片X3S500E、數模轉換器DA9654構建硬件平臺，在此基礎上實現了FM的中頻數字調制。此外，通過對FPGA的配置，該平臺還能實現其他方式的調制。與傳統(tǒng)模擬調制相比，充分體現了軟件無線電配置靈活、復用性高的優(yōu)勢。
關鍵詞： 軟件無線電；現場可編程門陣列；直接頻率合成；調頻

為了解決軍事部門之間的通信問題，Joseph Mitola博士于1992年提出了“軟件無線電”的概念[1]。其基本思想是以開放性、可擴展性、結構精簡的硬件作為通用平臺。把盡可能多的無線電功能用可重構、可升級的構件化軟件實現[2]。
軟件無線電的數字硬件系統(tǒng)作為軟件的載體和核心，必須有高速度、高精度、實時的運算能力。目前主要有ASIC、FPGA、DSP作可選方案。
ASIC是硬連線結構處理單元，在固定的芯片上實現系統(tǒng)，其電路具有速度快和功耗低的優(yōu)點；然而ASIC設計周期長、成本高、功能相對固化致使靈活性不夠。DSP可通過編程實現功能的修改和升級，具有極大的靈活性；但DSP對所有信號的處理都是串行實現的，當面對并行處理需求時，效率較低。FPGA有底層硬件的現場可重構能力，比ASIC有更高的靈活性；而且可以構造多個并行處理單元，比DSP具有更高的并行運算效率。因此成為軟件無線電首選方案。
1 系統(tǒng)實現
本文旨在采用FPGA實現中頻數字化系統(tǒng)，并在系統(tǒng)上實現頻率調制。系統(tǒng)包括AD、DA接口設計和調頻算法的實現。ADC選用PCM1801；DA選用AD9762，調頻由直接頻率合成DDS(Direct Digital Synthesizer)算法實現[3]。
PCM1871音頻ADC采樣得到的串行數據，在AD IP Core中轉化為并行，經調制后，再由DA IP核轉化成DA所需要的數據格式并輸出。全局時鐘模塊為AD、DDS、DA提供時鐘，系統(tǒng)結構如圖1所示。
圖1中的結構有如下優(yōu)勢：通過配置不同的算法IP核，可以靈活實現多種調制；FPGA輸出的是頻率較低的數字中頻，降低了對DA的帶寬要求及高速數字信號傳輸帶來的信號串擾；輔以不同的本振便能工作在不同頻段下。充分體現了軟件無線電的優(yōu)勢。

1.1 AD采樣電路與驅動